單片機(jī)系統(tǒng)的設(shè)計(jì).doc

《單片機(jī)系統(tǒng)的設(shè)計(jì).doc》由會(huì)員分享，可在線閱讀，更多相關(guān)《單片機(jī)系統(tǒng)的設(shè)計(jì).doc（17頁(yè)珍藏版）》請(qǐng)?jiān)谘b配圖網(wǎng)上搜索。

1、第4章 單片機(jī)系統(tǒng)的設(shè)計(jì) 第4章 單片機(jī)系統(tǒng)的設(shè)計(jì) 4.1 引言 用V/F變換器作A/D轉(zhuǎn)換時(shí)，通常由一些硬件電路如振蕩器、二分頻器、計(jì)數(shù)器和門電路組成，而由計(jì)數(shù)器計(jì)得的計(jì)數(shù)值即A/D轉(zhuǎn)換結(jié)果再通過接口電路送入微計(jì)算機(jī)進(jìn)行處理，較為復(fù)雜和不便，或者采用F/BCD變換電路將V/F變換器輸出的頻率信號(hào)變?yōu)锽CD碼再通過接口電路送入微計(jì)算機(jī)，也較為復(fù)雜，而且還要對(duì)BCD碼進(jìn)行變換。這些方法成本都較高。 本設(shè)計(jì)介紹一種以單片機(jī)直接與V/F變換器接口進(jìn)行A/D轉(zhuǎn)換的方法，不須額外的硬件電路，完全利用單片機(jī)內(nèi)部的硬件資源，簡(jiǎn)單方便，成本最低，大大地提高了V/F變換器作為A/D轉(zhuǎn)換電路的可行性。

2、 當(dāng)前，單片機(jī)特別是Intel公司的MCS-51系列單片機(jī)已在智能儀器儀表和過程控制等方面得到廣泛應(yīng)用，大有取代Z80之勢(shì)，因此A/D轉(zhuǎn)換電路與單片機(jī)的接口方法也是人們所關(guān)注的。下面將主要介紹MCS-51系列的單片機(jī)8031為主控器件的硬件電路。 4.2 主控器Intel 8031簡(jiǎn)介 圖4-1 8031引腳圖 Fig.4-1 8031 cite-feet figure 根據(jù)應(yīng)用系統(tǒng)功能要求,考慮低成本、小體積等因素,本設(shè)計(jì)采用Intel 8031單片微計(jì)算機(jī)。Intel 8031是MCS-51系列單片機(jī)目前使用最多的一種基本產(chǎn)品，在它的內(nèi)部包括一個(gè)8位的CPU，128個(gè)字節(jié)的RA

3、M，21個(gè)特殊功能寄存器(SFR)，4個(gè)8位并行I/O口，1個(gè)全雙工的串行口，2個(gè)16位的定時(shí)器、計(jì)數(shù)器。但I(xiàn)ntel 8031片內(nèi)無(wú)程序存儲(chǔ)器，因此，必須外擴(kuò)EOPROM芯片存放用戶程序。 Intel 8031的引腳配置如圖4-1所示，40條引腳按功能來分，可分為三部分。 4.2.1 Intel 8031的引腳 4.2.1.1 電源及時(shí)鐘引腳 包括電源引腳VCC、VSS，時(shí)鐘引腳XTAL1、XTAL2。 電源引腳接入單片機(jī)的工作電源。 VCC(40腳)：接＋5 V電源； VSS(20腳)：接地。 時(shí)鐘引腳外接晶體時(shí)與片內(nèi)的反相放大器構(gòu)成一個(gè)振蕩器，它提供單片機(jī)的是時(shí)鐘控制信號(hào)。

4、時(shí)鐘引腳也可外接晶體振蕩器。 XTAL1(19腳)：接外部晶體的一個(gè)引腳。在單片機(jī)內(nèi)部，它是一個(gè)反相放大器的輸入端。當(dāng)采用外接晶體振蕩器時(shí)，此引腳外接地。 XTAL2(18腳)：接外部晶體的另一端在單片機(jī)內(nèi)部接至反相放大器的輸出端。若采用外部振蕩器時(shí)，該引腳接收振蕩器的信號(hào)，即把此信號(hào)直接接到內(nèi)部時(shí)鐘發(fā)生器的輸入端。 4.2.1.2 控制引腳 包括RESET（即RST）、ALE、、,此類引腳提供控制信號(hào)，有些引腳具有復(fù)雜功能。 (1)RST/VPD(9腳) 當(dāng)振蕩器運(yùn)行時(shí)，在此引腳加上兩個(gè)機(jī)器周期的高電平將使單片機(jī)復(fù)位（RST）。復(fù)位后應(yīng)使此引腳電平為≤0.5 V的低電平，以保證單片機(jī)

5、正常工作。 掉電期間，此引腳可接上備用電源(VPD)，以保值內(nèi)部RAM中的數(shù)據(jù)不流失。當(dāng)VCC下降到低于規(guī)定值，而VPD在其規(guī)定的電壓范圍內(nèi)（50.5V）時(shí)，VPD就向內(nèi)部RAM提供備用電源。 (2)ALE/(30腳) 當(dāng)單片機(jī)訪問外部存儲(chǔ)器時(shí)，ALE（地址鎖促允許）輸出脈沖的下降沿用于鎖存16位地址的低8位。即使不訪問外部存儲(chǔ)器，ALE端有周期性正脈沖輸出，其頻率為振蕩器頻率的1/6。但是，每當(dāng)訪問外部數(shù)據(jù)存儲(chǔ)器時(shí)，在兩個(gè)機(jī)器周期中ALE只出現(xiàn)一次，即丟失一個(gè)ALE脈沖。ALE端可以驅(qū)動(dòng)8個(gè)TTL負(fù)載。 對(duì)于片內(nèi)具有EPROM型的單片機(jī)8751，在EPROM編程期間，此引腳用于輸入編程

6、脈沖。 (3)(29腳) 此輸出為單片內(nèi)訪問外部程序存儲(chǔ)器的讀選通信號(hào)。在從外部程序存儲(chǔ)器取指令（或常數(shù)）期間，每個(gè)機(jī)器周期信號(hào)將不出現(xiàn)。同樣可以驅(qū)動(dòng)8個(gè)TTL負(fù)載. (4) /VPP(31腳) 當(dāng)端保持高電平時(shí)，單片機(jī)訪問內(nèi)部程序存儲(chǔ)器，但在PC（程序計(jì)數(shù)器）值超過OFFFH時(shí)，將自動(dòng)轉(zhuǎn)向執(zhí)行外部程序存儲(chǔ)器內(nèi)的程序。當(dāng)端保持低電平時(shí)，則只訪問外部程序存儲(chǔ)器，不管是否有內(nèi)部程序存儲(chǔ)器。對(duì)8031來說，因其無(wú)內(nèi)部程序存儲(chǔ)器，所以該腳必須接地，這樣只能選擇外部程序存儲(chǔ)器。 4.2.1.3 輸入/輸出引腳 輸入/輸出（I/O）口引腳包括P0口、P1口、P2口和P3口。 (1)P0口（P0.0

7、～P0.7） 雙向8位三態(tài)I/O口，此口為地址總線低8位及數(shù)據(jù)總線分時(shí)復(fù)用口，可帶8個(gè)LS TTL負(fù)載。 (2)P1口（P1.0～P1.7） 8位準(zhǔn)雙向I/O口（作為輸入時(shí)，口鎖存器置1），可帶4個(gè)LS TTL負(fù)載。 (3)P2口（P2.0～P2.7） 8位準(zhǔn)雙向I/O口，與地址總線高8位復(fù)用，可驅(qū)動(dòng)4個(gè)LS TTL負(fù)載。 (4)P3口（P3.0～P3.7） 8位準(zhǔn)雙向I/O口，為雙功能復(fù)用口，可帶4個(gè)LS TTL負(fù)載。 4.2.2 Intel 8031的內(nèi)部結(jié)構(gòu) 單片機(jī)8031內(nèi)部總體結(jié)構(gòu)如圖4-2所示。按功能劃分，它由8個(gè)部分組成，即微處理器（CPU）、程序存儲(chǔ)器(ROM/EPR

8、OM)、特殊功能寄存器（SFR）、I/O口、（P0口、P1口、P2口、P3口）、串行口、定時(shí)器/計(jì)數(shù)器及中斷系統(tǒng)，它們是通過片內(nèi)單一總線連接起來的。由于本設(shè)計(jì)選用的單片機(jī)為8031，所以它的片內(nèi)無(wú)程序存儲(chǔ)器?？紤]到本設(shè)計(jì)的需要下面僅對(duì)8031的時(shí)鐘和復(fù)位電路、存儲(chǔ)器的擴(kuò)展作詳細(xì)的介紹。 圖4-2 8031單片機(jī)內(nèi)部總體結(jié)構(gòu) Fig.4-2 Collectivity structure of SCM 8031 4.2.3 Intel 8031的時(shí)鐘和復(fù)位電路 (1)8031的時(shí)鐘可以由內(nèi)部方式或外部方式產(chǎn)生。內(nèi)部方式的時(shí)鐘電路如圖4-3(a)所示，利用8031內(nèi)部的振蕩電路，并在XTAL

9、1和XTAL2兩引腳間外接晶體以及電容CX1和CX2可以在20～100 pF之間選擇，電容的大小對(duì)振蕩頻率有微小影響，可起頻率微調(diào)作用。 外部方式的時(shí)鐘電路如圖4-3(b)所示，XTAL1接地，XTAL2接外部振蕩器。外部振蕩器的振蕩信號(hào)應(yīng)為低于12 MHz的方波信號(hào)。為保證XTAL1的電平為TTL邏輯，故外接一個(gè)4.7～10 kΩ的上拉電阻。 （a） （b） 圖4-3 8031時(shí)鐘電路 Fig.4-3 Clock circuit of SCM 8031 (a)內(nèi)部方式時(shí)鐘電路；(b)外部方式時(shí)鐘電路 (a) In

10、side mode clock circuit；(b) Exterior mode clock circuit (2)8031的復(fù)位方式通常有上電自動(dòng)復(fù)位和按鈕復(fù)位兩種，上電復(fù)位電路原理如圖4-4(a)所示，而圖4-4(b)為兼有上電復(fù)位和按鈕復(fù)位的復(fù)位電路。 圖4-4 復(fù)位電路 Fig.4-4 Replacement circuit 上電復(fù)位的工作原理是：通電瞬間，RC電路充電，RST端出現(xiàn)正脈沖，只要RST端保持10 ms以上的高電平，就能使單片機(jī)有效復(fù)位。當(dāng)振蕩頻率選用6 MHz時(shí)，C取22 μF，R取1 KΩ。在需要人工復(fù)位大的情況下，按動(dòng)按鈕，RST端出現(xiàn)高電平，便能可

11、靠的實(shí)現(xiàn)復(fù)位。此時(shí)RS取200 Ω，RK取1 KΩ。 在實(shí)際的應(yīng)用系統(tǒng)中，若有外部擴(kuò)展的I/O接口電路也需要初始復(fù)位，如果它們的復(fù)位端與8031的復(fù)位端相連，復(fù)位電路中的R、C參數(shù)要受到影響，此時(shí)需要重新調(diào)整R、C參數(shù)以保證可靠的復(fù)位。如果8031的復(fù)位與外部I/O口的復(fù)位不要求同步，外圍I/O接口的復(fù)位端可以不和8031的復(fù)位端相連，外圍I/O接口電路可采用獨(dú)立的上電復(fù)位電路。 4.3 Intel 8031存儲(chǔ)器的擴(kuò)展 8031單片機(jī)的程序存儲(chǔ)器空間，數(shù)據(jù)存儲(chǔ)器空間是相互獨(dú)立的。8031內(nèi)部無(wú)程序存儲(chǔ)器，外部程序存儲(chǔ)空間最大可擴(kuò)展至64 KB。外部數(shù)據(jù)存儲(chǔ)器（簡(jiǎn)稱外部RAM）的地址空間

12、最大也可擴(kuò)至64 KB。由于8031的數(shù)據(jù)存儲(chǔ)器和I/O地址空間是統(tǒng)一編址的，在64 KB的外部RAM空間內(nèi)，可劃出一定的區(qū)間作為外部擴(kuò)展接口的地址空間。 程序存儲(chǔ)器的擴(kuò)展： 由于選用的單片機(jī)Intel 8031片內(nèi)無(wú)程序存儲(chǔ)器，所以必須接在單片機(jī)Intel 8031的外部擴(kuò)展一片程序存儲(chǔ)器作為程序的存儲(chǔ)單元。在本設(shè)計(jì)中，選用EPROM作為單片機(jī)Intel 8031的外部擴(kuò)展程序存儲(chǔ)器。EPROM是可擦除、可編程只讀存儲(chǔ)器，由獨(dú)立的編程器進(jìn)行編程（燒程序）。EPROM可重新改寫程序，但通常要把EPROM芯片從系統(tǒng)中折下來，放到紫外線下照射才能擦除，然后才能重寫。常用的EPROM程序存儲(chǔ)器的

13、芯片有：2716( 2 K8)、2732（4 K8）、2764（8 K8）、27128（16 K8）、27256（32 K8）、27512（64 K8）。圖4-5和表4-1給出了2716芯片的端子圖和常見的EPROM芯片的主要技術(shù)指標(biāo)。 圖4-5 芯片2716的引腳圖 Fig.4-5 Cite-feet of 2713 CMOS chip 表4-1 常見的EPROM芯片的主要技術(shù)指標(biāo) Table4-1 Mostly technique guideline of familiar chip EPROM 型號(hào) 2716 2732 2764 27128 27256 2751

14、2 容量（字節(jié)） 2K 4K 8K 16K 32K 64K 端子數(shù) 24 24 28 28 28 28 讀出時(shí)間/ns 350－450 200① 200① 200① 200① 170① 最大工作電流/mA 100 100 75 100 100 125 最大維持電流/mA 35 35 35 40 40 40 ①EPROM的讀出時(shí)間按型號(hào)而定，一般在100-300 ns間，表中列出的為典型值。 圖4-5中涉及的端子符號(hào)的意義如下： (1)A0～Ai 地址輸入線，=10～11； (2)Q0～Q7 三態(tài)數(shù)據(jù)總線，讀或編程校驗(yàn)

15、時(shí)為數(shù)據(jù)輸出線，編程時(shí)為數(shù)據(jù)輸入線。維持或編程禁止時(shí)呈高阻態(tài)。 (3) 選片信號(hào)輸入線，“0”(即TTL低電平)有效。 (4)PGM 編程脈沖輸入線。 (5) 讀選通信號(hào)輸入線，“0”有效。 (6)VPP 編程電源輸入線，VPP值因芯片型號(hào)和制造廠商而異。 (7)VCC 電源輸入線，VCC一般為+5 V。 (8)GND 線路地。 程序存儲(chǔ)器的擴(kuò)展時(shí)，除必須有EPROM芯片，還必須有鎖存器芯片。常見的鎖存器芯片有三態(tài)緩沖輸出的入口鎖存器74LS373和帶清除端的入口鎖存器74LS373及74LS373的功能表4-2。 表4-2 74LS373的功能表 Table4-2 Fun

16、ction table of 74LS373 G 功能 0 1 直通（i=i） 0 0 保持（i保持不便） 1 輸出高阻 圖4-6 鎖存器74LS373的引腳圖 Fig.4-6 Cite-feet 74LS373 flip-latch 如圖4-6所示為74LS373的外部引腳結(jié)構(gòu)。當(dāng)為低電平時(shí)，芯片處于導(dǎo)通狀態(tài)。G稱為數(shù)據(jù)輸入線，當(dāng)為低電平時(shí)，如果G輸入端為高電平，鎖存器輸出端（Q1～Q8）和輸入端（D1～D8）狀態(tài)相同；如果G端從高電平返回到低電平（下降沿），輸入端（D1～D8）的數(shù)據(jù)鎖入Q1～Q8的8位鎖存器中。74LS373的鎖存控制端G可直接與

17、單片機(jī)的鎖存控制信號(hào)端ALE相連，在ALE下降沿進(jìn)行地址鎖存。 本設(shè)計(jì)選用2 KB EPROM 2716作為單片機(jī)Intel 8031的外部擴(kuò)展程序存儲(chǔ)器，它與單片機(jī)的連接圖,如圖4-7所示。 圖4-7 EPROM 2716與單片機(jī)8031的連接圖 Fig.4-7 Connecting figure of EPROM2716 and SCM 8031 數(shù)據(jù)存儲(chǔ)器的擴(kuò)展： 單片機(jī)8031的片內(nèi)包含有128個(gè)字節(jié)的RAM,CPU對(duì)內(nèi)部RAM有豐富的操作指令。在實(shí)際應(yīng)用中，僅靠片內(nèi)RAM往往不夠，必須擴(kuò)展外部數(shù)據(jù)存儲(chǔ)器。 常用的數(shù)據(jù)存儲(chǔ)器有靜態(tài)RAM（SRAM）和動(dòng)態(tài)RAM（DR

18、AM）兩類。DRAM一般用于存儲(chǔ)容量較大的系統(tǒng)中，在使用DRAM時(shí)，需解決兩個(gè)特殊問題：一是因?yàn)镈RAM芯片容量較大，而芯片引腳有限，地址空間內(nèi)譯電路往往采用矩陣結(jié)構(gòu)，而且行地址線和列地址線共用一組地址引腳，分別通過行址選通和列址選通信號(hào)按照時(shí)序分時(shí)選通故要增加相應(yīng)的控制邏輯；二是靠寄生電容存儲(chǔ)電荷表示信息，而電容都有泄露電流，所以必須定期按原來存儲(chǔ)的信息不斷給其充電（稱為刷新），因而還必須增加一個(gè)刷新控制邏輯。DRAM芯片具有容量大、功率低、價(jià)格便宜等優(yōu)點(diǎn)，但它也有一個(gè)致命的弱點(diǎn)，即DRAM極易受干擾，它對(duì)外界環(huán)境、工藝結(jié)構(gòu)、控制邏輯和電源質(zhì)量等的要求都很高。因此，在應(yīng)用中應(yīng)避免使用DRAM

19、，在本系統(tǒng)的設(shè)計(jì)中，采用的是靜態(tài)數(shù)據(jù)存儲(chǔ)器SRAM。 數(shù)據(jù)存儲(chǔ)器與程序存儲(chǔ)器的地址完全重疊，兩者的地址總線和數(shù)據(jù)總線可完全并聯(lián)使用。但數(shù)據(jù)存儲(chǔ)器只能使用、控制線而不使用線來完成數(shù)據(jù)讀/寫操作。 單片機(jī)系統(tǒng)中常用的SMAR芯片的型號(hào)典型的有6116( 2 K8)、6264（8 K8）、62128（16 K8）、62256（32 K8）。它們都是單一＋5 V電源供電，雙列直插封裝，6116為24腳，6264、62128、62256為28腳。 與DRAM相比，SRAM無(wú)需考慮保持?jǐn)?shù)據(jù)而設(shè)置的刷新電路，故擴(kuò)展電路較簡(jiǎn)單，但由于SRAM是通過有源電路來保持存儲(chǔ)器中的數(shù)據(jù)，因此功耗較大，價(jià)格也較高。

20、 圖4-8所示為SRAM芯片6116的引腳配置，這些引腳功能描述如下： (1) A0～Ai 地址輸入線，=10； (2)Q0～Q7 雙向三態(tài)數(shù)據(jù)總線。 (3) 選片信號(hào)輸入線，低電平有效。 (4) 寫選通信號(hào)輸入線，低電平有效。 (5) 讀選通信號(hào)輸入線，低電平有效。 (6) 片選信號(hào)輸入線，低電平有效。 (7)VCC 工作電源+5 V。 (8)GND 線路地。 圖4-8 SRAM芯片6116的引腳圖 Fig.4-8 Cite-feet of SRAM chip 6116 本設(shè)計(jì)選用2 KB RAM 6116作為單片機(jī)8031的外部擴(kuò)展數(shù)據(jù)存儲(chǔ)器 ,它與單片機(jī)的連接

21、圖,如圖4-9所示。 圖4-9 SRAM 6116與單片機(jī)的連接圖 Fig.4-9 Connecting figure of SRAM 6116 and SCM 8031 4.4 Intel 8031與V/F轉(zhuǎn)換器AD654的接口電路 4.4.1 硬件電路連接 V/F轉(zhuǎn)換器AD654與Intel 8031的硬件接口電路非常簡(jiǎn)單，只要把V/F變換器輸出的頻率信號(hào)直接送到單片機(jī)8031的定時(shí)器1的計(jì)數(shù)輸入端T1即可。其設(shè)計(jì)思想為從傳感器來的mV級(jí)電壓信號(hào)經(jīng)過放大器放大到0～10 V的電壓后加到單片機(jī)8031定時(shí)器1的計(jì)數(shù)輸入端T1上。在單片機(jī)內(nèi)部由定時(shí)器0作計(jì)數(shù)定時(shí)，由定時(shí)器1作輸入

22、脈沖計(jì)數(shù)。因?yàn)槎〞r(shí)器0在工作方式1時(shí)為16位定時(shí)器，所以最大的定時(shí)時(shí)間為： max=2161/(/12)=21612/ (4-1) 其中為單片機(jī)晶體振蕩器的振蕩頻率，如＝12 MHz，則 max=21612/12106=65.636 mV。 (4-2) 如要求的定時(shí)時(shí)間超過這一數(shù)值，定時(shí)器產(chǎn)生的溢出中斷，可用單片機(jī)內(nèi)部RAM的存儲(chǔ)單元作軟件計(jì)數(shù)，則可延長(zhǎng)定時(shí)時(shí)間。 單片機(jī)8031的定時(shí)器1作計(jì)數(shù)器用時(shí)，可計(jì)數(shù)的外部脈沖最高頻率為單片機(jī)晶體振蕩頻率的1/24，即： max=/24=12MHz/24=500 kHz, (4-3)

23、等于AD654的最高允許工作頻率。 故單片機(jī)8031的內(nèi)部定時(shí)器T0和T1滿足對(duì)定時(shí)和計(jì)數(shù)的要求。 4.4.2 控制程序 選定定時(shí)器/計(jì)數(shù)器T0為定時(shí)狀態(tài)，方式為1，時(shí)間10 ms，T1置計(jì)數(shù)狀態(tài)，方式為1，時(shí)鐘頻率為6 MHz。 計(jì)數(shù)時(shí)間常數(shù)： 機(jī)器周期=12/晶振頻率=12/6106=2 μs，設(shè)置初始為X （216-X）210-6=1010-3 (4-4) X=60536 轉(zhuǎn)換成16進(jìn)制為0EB78H 即：TH0=0EB，TL0=78H V/F轉(zhuǎn)換程序編制： 定時(shí)器T0置中斷方式，每中斷10次采樣一次，V/F轉(zhuǎn)換主程序框圖如圖4-1

24、0所示。 圖4-10 V/F轉(zhuǎn)換主程序框圖 Fig.4-10 Program figure of V/F conversion 程序清單如下： ORG 0000H REST：AJMP MAIN ORG 000BH AJMP IT0 MAIN：MOV TMOD，#51H MOV SP， #60H MOV R0， #0AH MOV TL1， #00H MOV TH1， #00H MOV TH0， #0EBH MOV TL0， #78H

25、 SETB TR0 SETB ET0 SETB EA SETB TR1 HERE：AJMP HERE IT0： MOV TH0， #0EBH MOV TL0， #78H DJNZ R0， LOOP CLR TR1 MOV R0， LOOP MOV 20H， TL1 MOV 21H， TH1 MOV TL1， #00H MOV TH1， #00H SETB TR1 LOOP：RET1 4.5 Inte

26、l 8031與鍵盤/顯示器接口電路 圖4-11 鍵盤/顯示器與8279的接口 Fig.4-11 Interfacing of fingerboard and chip 8279 圖4-11為單片機(jī)8031與8位LED顯示器、48鍵盤和芯片8729的接口電路。圖中鍵盤的行線接8729的RL0～RL3，8729選用編碼方式，SL0～SL2經(jīng)74LS138(1)譯碼輸出接鍵盤的列線，SL0～SL2又由74LS138(2)譯碼輸出經(jīng)驅(qū)動(dòng)后，接到8位LED顯示器的公共陰極。輸出線OUTB0～3、OUTA0～3作為8位段選碼數(shù)據(jù)輸出口。BD控制74LS138(2)的譯碼，當(dāng)位切換時(shí)，BD輸出低電

27、平，使74LS138(2)輸出全為高電平。當(dāng)鍵盤上出現(xiàn)有效的閉合鍵時(shí)，鍵輸入數(shù)據(jù)自動(dòng)地進(jìn)入8279地FIFO RAM，并向8031請(qǐng)求中斷，8031響應(yīng)中斷讀取FIFO RAM中的輸入鍵值。若要更新顯示器輸出，僅需改變8279中顯示緩沖RAM中的內(nèi)容。 在圖4-11中，8279的命令狀態(tài)口地址為7FFEH，數(shù)據(jù)口地址為7FFEH，顯示器的輸出子程序流程圖，如圖4-12所示。 圖4-12 顯示子程序流程 Fig.4-12 Showing subprogram flowing figure 顯示子程序清單如下： DIR：MOV DPTR, #7FFFH ；輸出寫顯示RAM命令

28、 MOV A， #90H MOVX @DPTR, A MOV R0, #70H MOV R7, #08H MOV DPTR, #7FFEH DL0: MOV A, @R0 ADD A, #06H MOVC A, @A+PC ；轉(zhuǎn)換為段選碼 MOVX @DPTR, A ；寫入顯示RAM INC R0 DJNZ R7， DL0 RET ADSEG：DB 3FH，06H，5BH，4FH，66H，6DH ； DB 7DH，

29、07H，7FH，6FH，77H，7CH DB 39H，5EH，79H，71H，73H，3EH DB 31H，6EH，1CH，23H，40H，03H DB 18H，38H，00H 4.5.1 芯片8279簡(jiǎn)介 8279是Intel公司生產(chǎn)的可編程鍵盤/顯示器接口芯片。利用8279可實(shí)現(xiàn)對(duì)鍵盤/顯示器的自動(dòng)掃描，并能識(shí)別鍵盤上閉合鍵的鍵號(hào)。不僅可以大大節(jié)省CPU對(duì)鍵盤/顯示器的操作時(shí)間，從而減輕CPU的負(fù)擔(dān)；而且顯示穩(wěn)定、編程簡(jiǎn)單、不會(huì)出現(xiàn)誤動(dòng)作。另外8279可以直接和單片機(jī)8031接口。由于這些優(yōu)點(diǎn)，8279芯片日益被廣泛采用。 圖4-1

30、3 8279的內(nèi)部結(jié)構(gòu)框圖 Fig.4-13 Interior frame of chip 8279 圖4-13為8279的內(nèi)部結(jié)構(gòu)圖。8279主要由下列部件組成，各部件的功能如下。 (1)I/0控制和數(shù)據(jù)緩沖 雙向的三態(tài)數(shù)據(jù)緩沖器將內(nèi)部總線和外部總線DB0～7相連，用于傳送CPU和8279之間的數(shù)據(jù)、命令和狀態(tài)信息。 為片選信號(hào)，當(dāng)其為低電平時(shí)，CPU才選中8279進(jìn)行讀/寫。 A0用于區(qū)分信息的特性。當(dāng)A0為1時(shí)，CPU寫入8279的信息為命令，CPU從8279讀出的信息為8279的狀態(tài)。當(dāng)A0為0時(shí)，I/O信息都為數(shù)據(jù)。 、是讀/寫選通信號(hào)。 (2)控制邏輯 控制與定時(shí)寄存

31、器用于存儲(chǔ)鍵盤及顯示器的工作方式，鎖存操作命令，通過譯碼產(chǎn)生相應(yīng)的控制信號(hào)，使8279的各個(gè)部件完成一定的控制功能。 定時(shí)控制含有一些計(jì)數(shù)器，其中有一個(gè)可編程的5位計(jì)數(shù)器，對(duì)外部輸入時(shí)鐘信號(hào)進(jìn)行分頻，產(chǎn)生100 kHz的內(nèi)部定時(shí)信號(hào)。外部輸入時(shí)鐘信號(hào)的周期不小于500 ns。 (3)掃描計(jì)數(shù)器 掃描計(jì)數(shù)器由兩種輸出方式：一種為外部譯碼方式（也稱編碼方式）,計(jì)數(shù)器以二進(jìn)制方式計(jì)數(shù)，4位計(jì)數(shù)狀態(tài)從掃描線SL0～SL3輸出，經(jīng)外部譯碼器譯碼出16位掃描線；另一種為內(nèi)部譯碼方式（也稱譯碼方式），即掃描計(jì)數(shù)器的低二位經(jīng)內(nèi)部譯碼器后從SL0～SL3輸出。 (4)鍵輸入控制 這個(gè)部件完成對(duì)鍵盤的自動(dòng)掃

32、描，鎖存RL0～RL7的鍵入信息，搜索閉合鍵，去除鍵的抖動(dòng)，并將鍵輸入數(shù)據(jù)寫入內(nèi)部先進(jìn)現(xiàn)出（FIFO）的存儲(chǔ)器RAM。 (5)FIFO RAM和顯示緩沖RAM 8279具有8個(gè)字節(jié)的先進(jìn)先出的鍵入緩沖RAM單元，并提供16個(gè)字節(jié)的顯示緩沖RAM。 CPU將段選碼寫入顯示緩沖RAM后，8279自動(dòng)對(duì)顯示器掃描，將其內(nèi)部顯示緩沖RAM中的數(shù)據(jù)在顯示器顯示出來。 (6)有關(guān)控制線 IRQ位中斷請(qǐng)求輸出線，高電平有效。當(dāng)FIFO RAM緩沖器中存有鍵盤上閉合鍵的編碼時(shí)，IRQ線升高，向CPU請(qǐng)求中斷；當(dāng)CPU將該緩沖器中的鍵輸入數(shù)據(jù)全部讀出時(shí)，IRQ下降為低電平。 SHIFT、CNTL/STB

33、為控制鍵輸入線，由內(nèi)部拉高電阻拉成高電平，也可由外部控制按鍵拉成低電平。 RL0～RL7為反饋輸入線，作為鍵輸入線，由內(nèi)部拉高電阻拉成高電平，也可由鍵盤上按鍵拉成低電平。 SL0～SL3為掃描輸出線，用于對(duì)鍵盤/顯示器掃描。 OUTB0～3、OUTA0～3為顯示段選碼數(shù)據(jù)輸出線，可分別作為兩個(gè)半字節(jié)輸出，也可作為8位段選碼數(shù)據(jù)輸出口，此時(shí)OUTB0為最低位，OUTA3為最高位。 為消隱輸出線，低電平有效。當(dāng)顯示器切換時(shí)或使用消隱命令時(shí)，將顯示消隱。 RESET為復(fù)位輸入線，高電平有效。當(dāng)RESET輸入端出現(xiàn)高電平時(shí)，8279被初始復(fù)位。 4.6 “看門狗”技術(shù) 當(dāng)程序飛到一個(gè)臨時(shí)

34、構(gòu)成的死循環(huán)中或PC指針落到在全地址區(qū)時(shí)，冗余指令和軟件陷阱對(duì)此無(wú)能為力，這時(shí)系統(tǒng)將完全癱瘓。如果操作者在場(chǎng)，就可以按下人工復(fù)位按鈕，強(qiáng)制系統(tǒng)復(fù)位。但操作者不能一直監(jiān)視著系統(tǒng)，即使監(jiān)視系統(tǒng)，也往往是在引起不良后果之后才進(jìn)行人工復(fù)位?？撮T狗能使CPU從死循環(huán)和彈飛狀態(tài)中進(jìn)入正常的程序流程。 本系統(tǒng)采用可編程的具有看門狗功能的X25024。 4.6.1 芯片X25045簡(jiǎn)介 X25045是一種可編程看門狗監(jiān)控EEPROM。它把三種常用的功能：看門狗定時(shí)器、電壓監(jiān)控和EEPROM組合在單個(gè)封裝之內(nèi)。這種組合降低了系統(tǒng)成本并減小了電路板的面積?？撮T狗定時(shí)器對(duì)微控制器提供了獨(dú)立的保護(hù)系統(tǒng)。當(dāng)系統(tǒng)故

35、障時(shí)，在選定的超時(shí)時(shí)間后，X25045的VCC檢測(cè)電路，可以保護(hù)系統(tǒng)免受低電壓的影響。當(dāng)VCC降到最小VCC轉(zhuǎn)換點(diǎn)以下時(shí)，系統(tǒng)復(fù)位。復(fù)位一直到VCC返回規(guī)定值且穩(wěn)定為止。X25045的存儲(chǔ)器是CMOS的4 K位EEPROM。 X25045的引腳排列見圖4-14。 圖4-14 X25045的引腳圖 Fig.4-14 Cite-feet figure of chip X25045 引腳說明如下： SO-串行輸出； SI-串行輸入； SCK-串行時(shí)鐘輸入； WP-寫保護(hù)輸入； VSS-地； VCC-電源電壓； RESET-復(fù)位輸出； CS-片選輸入端。 圖4-15 X25045與8031的接口電路 Fig.4-15 Interfacing circuit of chip X25045 and 8031 4.7 小結(jié) 在本章的設(shè)計(jì)中，我們采用MCS-51系列單片機(jī)8031為核心，構(gòu)成了一個(gè)單片機(jī)應(yīng)用系統(tǒng)。在此系統(tǒng)中，我們采取單片機(jī)直接與V/F變換器相連接來完成本設(shè)計(jì)的A/D轉(zhuǎn)換功能。 49