計(jì)算機(jī)硬件基礎(chǔ)第5章

《計(jì)算機(jī)硬件基礎(chǔ)第5章》由會(huì)員分享，可在線閱讀，更多相關(guān)《計(jì)算機(jī)硬件基礎(chǔ)第5章（44頁(yè)珍藏版）》請(qǐng)?jiān)谘b配圖網(wǎng)上搜索。

1、單擊此處編輯母版標(biāo)題樣式,單擊此處編輯母版文本樣式,第二級(jí),第三級(jí),第四級(jí),第五級(jí),*,單擊此處編輯母版標(biāo)題樣式,單擊此處編輯母版文本樣式,第二級(jí),第三級(jí),第四級(jí),第五級(jí),*,第5章,微機(jī)總線與標(biāo)準(zhǔn),1,總線是計(jì)算機(jī)中各模塊之間傳送信息的通道或計(jì)算機(jī)之間傳送信息的公共通道。,總線,是一組導(dǎo)線和相關(guān)的控制、驅(qū)動(dòng)電路的集合。,總線是計(jì)算機(jī)系統(tǒng)各部件之間傳輸,地址,、,數(shù)據(jù),和,控制信息,的通道。,任一時(shí)刻，只能有一個(gè)部件/設(shè)備通過(guò)總線發(fā)送數(shù)據(jù)，其他部件只能處于接收狀態(tài)。,總線的基本概念,2,物理特性:總線的物理連接方式,功能特性:一組總線中每一根線的功能,電氣特性:每一根線上信號(hào)的傳遞方向和有效電

2、平范圍,時(shí)間特性:每根線在什么時(shí)間有效,總線標(biāo)準(zhǔn)的4個(gè)特性,3,5.1.3 總線的分類(lèi)及特點(diǎn),按傳送信息的類(lèi)型劃分,數(shù)據(jù)總線（Data Bus，DB）,傳輸數(shù)據(jù)信息，雙向三態(tài),其寬度決定了其數(shù)據(jù)傳輸能力,例如，ISA總線為16位，PCI總線為32/64位,地址總線（Address Bus，AB）,傳輸?shù)刂沸畔?，單向三態(tài),其寬度決定了微機(jī)系統(tǒng)的尋址能力,例如，ISA為24位，可尋址16MB；PCI為32/64位，可尋址4GB/2,24,TB,控制總線（Control Bus，CB）,傳輸控制信號(hào)、時(shí)序信號(hào)和狀態(tài)信號(hào),特點(diǎn)各異：三態(tài)、入/出/雙向等特性均不相同,4,總線的分類(lèi)及特點(diǎn)（,按總線的規(guī)模

3、、應(yīng)用,）,片內(nèi)總線：元件級(jí)總線，微處理器內(nèi)部總線,主板局部總線：主板上連接各插件的公共通路,ISA：Industry Standard Architecture,EISA:Extended Industry Standard Architecture,VESA:Video Electronics Standard Architecture,PCI:Perpheral Component Interconnect,AGP:Accelerated Graphics Port,系統(tǒng)總線：模塊式微型計(jì)算機(jī)機(jī)箱內(nèi)的底板總線,MULTI BUS I，MULTI BUS II,STD BUS,VEM BU

4、S,FUTURE BUS,通信總線：外總線或設(shè)備總線,5,5.2,總線的結(jié)構(gòu),微機(jī)系統(tǒng)各部件與總線的連接方式,單總線結(jié)構(gòu),雙總線結(jié)構(gòu),多總線結(jié)構(gòu),6,單總線結(jié)構(gòu),CPU,M,M,I/O,I/O,I/O,缺點(diǎn)：高速的存儲(chǔ)器與低速的,I/O,接口競(jìng)爭(zhēng)總線，影響了存儲(chǔ)器的讀寫(xiě)速度,7,雙總線結(jié)構(gòu),面向CPU的雙總線結(jié)構(gòu),CPU,M,I/O,I/O,I/O,缺點(diǎn)：存儲(chǔ)器與,I/O,設(shè)備的數(shù)據(jù)傳輸必須通過(guò),CPU,8,雙總線結(jié)構(gòu),面向存儲(chǔ)器的雙總線結(jié)構(gòu),CPU,M,I/O,I/O,I/O,9,多總線結(jié)構(gòu),系統(tǒng)中擁有兩個(gè)以上的總線,10,總線的基本功能,數(shù)據(jù)傳送控制,仲裁控制,數(shù)據(jù)校驗(yàn)與糾錯(cuò),隔離與驅(qū)動(dòng),

5、11,一、總線傳送控制,同步方式,收、發(fā)雙方嚴(yán)格地按統(tǒng)一的基準(zhǔn)時(shí)鐘信號(hào)執(zhí)行相應(yīng)的動(dòng)作,不適合于在同一系統(tǒng)中既有高速部件又有低速部件的環(huán)境,PCI總線屬于同步方式總線,異步方式,傳輸過(guò)程無(wú)需統(tǒng)一時(shí)鐘的同步，用“請(qǐng)求”和“應(yīng)答”信號(hào)來(lái)協(xié)調(diào),傳輸速度慢,半同步方式,總體上仍是同步方式(使用基準(zhǔn)時(shí)鐘)，傳輸操作與時(shí)鐘同步,設(shè)置“等待”狀態(tài)線，在無(wú)法按時(shí)完成操作時(shí)，用此狀態(tài)線強(qiáng)制對(duì)方延長(zhǎng)一個(gè)或多個(gè)時(shí)鐘周期,ISA總線即屬于半同步方式總線,12,同步方式的時(shí)序,地址,數(shù)據(jù),時(shí)鐘,總線周期,總線周期,時(shí)鐘周期,13,異步方式的時(shí)序,地址/數(shù)據(jù),(發(fā)送方)請(qǐng)求,(接收方)應(yīng)答,14,半同步方式的時(shí)序,地址,數(shù)

6、據(jù),時(shí)鐘,就緒,等待一個(gè)時(shí)鐘周期,15,多個(gè)設(shè)備都要使用總線時(shí)，決定由哪個(gè)設(shè)備使用總線的方法。,80 x86微機(jī)中采用的是獨(dú)立請(qǐng)求方式,二、總線的仲裁控制,鏈?zhǔn)讲樵兎绞?計(jì)數(shù)器查詢方式,獨(dú)立請(qǐng)求方式,16,三、總線隔離與驅(qū)動(dòng),不操作時(shí)把功能部件與總線隔離,同一時(shí)刻只能有一個(gè)部件發(fā)送數(shù)據(jù)到總線上,提供驅(qū)動(dòng)能力,數(shù)據(jù)發(fā)送方必須提供足夠的電流以驅(qū)動(dòng)多個(gè)部件,提供鎖存能力,信息緩存和信息分離,17,總線電路中常用的芯片,三態(tài)總線驅(qū)動(dòng)器,驅(qū)動(dòng)、隔離,單向、雙向,鎖存器,信息緩存（有些同時(shí)具有總線驅(qū)動(dòng)能力）,信息分離（如地址與數(shù)據(jù)的分離）,18,三態(tài)總線驅(qū)動(dòng)器,輸入,輸出,OE,輸入,輸出,OE,輸入,輸

7、出,OE,輸入,輸出,OE,19,典型總線驅(qū)動(dòng)器芯片,8286/74LS245 8雙向總線驅(qū)動(dòng)器,內(nèi)部包含8個(gè)雙向三態(tài)門(mén),8286,74LS245,A,0,A,1,A,2,A,3,A,4,A,5,A,6,A,7,OE,B,0,B,1,B,2,B,3,B,4,B,5,B,6,B,7,T,OE：,輸出允許。,T：,方向。,T=0，BA；T=1，AB,20,典型總線驅(qū)動(dòng)器芯片,74,LS244,8,總線驅(qū)動(dòng)器,內(nèi)部包含,8,個(gè)單向三態(tài)門(mén)，分為兩組分別控制,74LS244,E,1,E,2,1A1,1A2,1A3,1A4,2A1,2A2,2A3,2A4,1Y1,1Y2,1Y3,1Y4,2Y1,2Y2,2

8、Y3,2Y4,1組輸出,2組輸出,1組輸入,2組輸入,21,鎖存器,D,CP,Q,Q,CP D Q Q,0 0 1,1 1 0,D,CP,Q,OE,O,CP D Q,0 0,1 1,I,STB,22,典型鎖存器芯片,8282/74LS373 具有三態(tài)正相輸出的鎖存器,內(nèi)部包含8個(gè)D觸發(fā)器,8282,74LS373,8D,鎖存器,DI,0,DI,1,DI,2,DI,3,DI,4,DI,5,DI,6,DI,7,STB,DO,0,DO,1,DO,2,DO,3,DO,4,DO,5,DO,6,DO,7,OE,23,5.3.5總線的主要性能指標(biāo),總線帶寬（B/S）：,每秒可傳送的字節(jié)數(shù),總線位寬（,bit

9、）：,一次傳送的數(shù)據(jù)位數(shù),工作頻率（,MHz）,掛接設(shè)備數(shù)量,總線帶寬=（總線位寬/8）工作頻率,例1：,P4 CPU的FSB頻率為400MHz或800MHz，位寬為64bit。,FSB帶寬：40064/8=3.2GB/s 或 80064/8=6.4GB/s,例2：PCI總線的頻率為33.3MHz，位寬為32bit或64bit。,PCI帶寬：33.332/8=133MB/s 或 33.364/8=266MB/s,24,5.4,常用局部總線,常用總線標(biāo)準(zhǔn),ISA（工業(yè)標(biāo)準(zhǔn)體系總線）,Industry Standard Architecture,PCI（外圍部件互連總線）,Peripheral C

10、omponent Interconnect,常用接口標(biāo)準(zhǔn),AGP（加速圖形接口）,Accelerated Graphics Port,IDE（集成設(shè)備接口），又稱(chēng)ATA接口,Integrated Device Electronics,SCSI（小型計(jì)算機(jī)系統(tǒng)接口）,Small Computer System Interface,外部總線,USB（通用串行總線）,IEEE 1394（高性能串行總線）,25,一、,ISA,總線,主要特性,16位數(shù)據(jù)線（早期的為8位，已被淘汰）,24位地址線（可尋址16MB存儲(chǔ)器）,時(shí)鐘頻率8MHz,數(shù)據(jù)傳輸率16MB/s,提供11個(gè)中斷請(qǐng)求輸入,提供7個(gè)DMA通道

11、,用于80286,PIII（個(gè)別P4微機(jī)也支持）,26,ISA總線插槽,外形見(jiàn)P121，共98個(gè)引線,主要引線信號(hào)：,SA0SA19（鎖存的），LA17LA23（非鎖存的）（地址）,SD0SD15（數(shù)據(jù)）,SBHE（高字節(jié)允許）,MEMR、MEMW,IOR、IOW,AEN（地址允許，1表示處于DMA控制周期）,IRQ3IRQ7、IRQ9IRQ11、IRQ14、IRQ15,DRQ0DRQ3、DRQ5DRQ7,DACK0DACK3、DACK5DACK7,注：ISA總線的DMA操作和I/O操作使用相同的地址線、數(shù)據(jù)線和I/O讀寫(xiě)控制線（IOR和IOW），所以AEN應(yīng)參加I/O地址譯碼。,27,簡(jiǎn)單的

12、ISA總線接口(輸入接口),D7-D0,D7-D0,A/D轉(zhuǎn)換器,模擬量輸入,START,READY,數(shù)字量輸出,IN,E1 E2,1Y,2Y,1A,2A,74LS244,C,B,A,G1,G2A,G2B,Y0,Y1,Y2,Y3,Y4,Y5,Y6,Y7,74LS138,1100 0000 0000 0,000,B 1100 0000 0,010,B,轉(zhuǎn)換結(jié)束,啟動(dòng)轉(zhuǎn)換,D0,C000H 讀數(shù)據(jù),C001H 啟動(dòng)轉(zhuǎn)換,C002H 讀轉(zhuǎn)換狀態(tài),A2,A1,A0,1,A13-A3,&,A15A14,AEN,IOR,I,S,A,總線,28,簡(jiǎn)單的ISA總線接口(輸出接口),驅(qū)動(dòng),電路,D7-D0,C,

13、B,A,G1,G2A,G2B,Y0,Y1,Y2,Y3,Y4,Y5,Y6,Y7,74LS138,A2,A1,A0,1,A13-A3,&,A15A14,AEN,IOW,I,S,A,總線,STB,OE,74LS373,DI,7,DI,0,DO,7,DO,0,發(fā)光,器件,組合,C000H 改變燈光圖案樣式,選通,29,PCI總線是1991下半年由Intel公司首先提出的，并與IBM、Compaq、AST、HP和DEC等100多家公司聯(lián)合，于1993年推出的PC局部總線標(biāo)準(zhǔn)PCI總線。,PCI總線目前有4個(gè)主要的標(biāo)準(zhǔn)規(guī)格，分別支持32位與64位，其下又細(xì)分成3.3V和5V兩種信號(hào)。,PCI的含意為周邊器

14、件互連（Peripheral Component Interconnect）。PCI總線能夠配合要求彼此間快速訪問(wèn)或快速訪問(wèn)系統(tǒng)存儲(chǔ)器的適配器工作，也能讓處理器以接近自身總線全速的速度訪問(wèn)適配器。,二、,PCI,總線,30,PCI,總線特點(diǎn),獨(dú)立于微處理器；,支持即插即用功能；,通過(guò)PCI橋與CPU連接（北橋）,總線寬度：32/64位；,工作頻率：33.3MHz/66.6MHz,傳送速率：,32位PCI總線：133MB/s，266MB/s,64位PCI總線：266MB/s，533MB/s,PCI總線體系,31,PCI,總線插槽,外形見(jiàn)P124，共62根引線（64位PCI有94根）,包括：,系統(tǒng)

15、接口信號(hào)（時(shí)鐘、復(fù)位等）,地址與數(shù)據(jù)（復(fù)用）信號(hào)（AD0-AD31）,接口控制信號(hào)（主從設(shè)備控制信號(hào)等）,總線仲裁信號(hào)（總線請(qǐng)求、總線允許）,錯(cuò)誤報(bào)告信號(hào)（系統(tǒng)錯(cuò)、奇偶錯(cuò)）,中斷控制信號(hào)（中斷請(qǐng)求）,64位總線擴(kuò)展信號(hào)（AD32-AD63、字節(jié)選擇等）,高速緩存支持信號(hào),32,PCI、擴(kuò)展、處理器和存儲(chǔ)器總線間的基本關(guān)系如圖5.11所示。,總線傳輸機(jī)制,存儲(chǔ)器讀寫(xiě)采用,突發(fā)傳輸,（要求地址必須連續(xù)）,包括一個(gè)地址期和多個(gè)數(shù)據(jù)期,I/O,讀寫(xiě)不支持突發(fā)傳輸，每次僅讀寫(xiě)一個(gè)數(shù)據(jù),33,圖 PCI系統(tǒng),34,（1）Host/PCI橋，常稱(chēng)為北橋（North Bridge），連接主處理器總線到基礎(chǔ)PC

16、I總線。,（2）PCI/ISA橋，常稱(chēng)為南橋（South Bridge），連接基礎(chǔ)PCI總線到ISA（或EISA）總線，南橋通常含中斷控制器、IDE控制器、USB主控制器和DMA控制器。北橋和南橋構(gòu)成芯片組。,（3）在基礎(chǔ)PCI總線或PCI插卡上，可以嵌入一個(gè)或多個(gè)PCI-PCI橋。,（4）一個(gè)芯片組可以支持多于一個(gè)北橋,35,三、,AGP,接口,不是系統(tǒng)總線,高速圖形接口，在視頻卡與內(nèi)存之間提供一條直接的通路（不再通過(guò)PCI傳輸，32位PCI的傳輸速率最高266MB/s）。,圖形、紋理、Z軸距離、Alpha變換等數(shù)據(jù)的數(shù)據(jù)量為370840MB/s,4種模式（注意：1X/2X與4X/8X不兼容，3.3V/1.5V）,1X（66MHz，266MB/s）,2X（133MHz，533MB/s）,4X（266MHz，1066MB/s）,8X（533MHz，2133MB/s）,系統(tǒng)中只支持一個(gè)AGP擴(kuò)展插槽（點(diǎn)對(duì)點(diǎn)）,36,四、,USB,總線(Universal Serial Bus),USB概況,主機(jī)與外設(shè)的通用接口，可用于不同的設(shè)備,串行、打包傳送,2根數(shù)據(jù)線電源地線,兩個(gè)版本：,1.1（1