混合IC測(cè)試技術(shù)-第二章-DC參數(shù)測(cè)試（PPT）

《混合IC測(cè)試技術(shù)-第二章-DC參數(shù)測(cè)試（PPT）》由會(huì)員分享，可在線閱讀，更多相關(guān)《混合IC測(cè)試技術(shù)-第二章-DC參數(shù)測(cè)試（PPT）（85頁(yè)珍藏版）》請(qǐng)?jiān)谘b配圖網(wǎng)上搜索。

1、集成電路測(cè)試系統(tǒng)集成電路測(cè)試系統(tǒng)集成電路測(cè)試系統(tǒng)原理ATEDUT電源電源通道通道-I/ODPSPindriver驅(qū)動(dòng)驅(qū)動(dòng)輸入比較器輸入比較器PMUADCDAC模擬信號(hào)輸入模擬信號(hào)輸入模擬信號(hào)輸入模擬信號(hào)輸入2.1 連接性測(cè)試和漏電流測(cè)試連接性測(cè)試和漏電流測(cè)試2.2 電源測(cè)試：電源測(cè)試：DC參考和電壓調(diào)節(jié)器參考和電壓調(diào)節(jié)器2.3 阻抗測(cè)試阻抗測(cè)試2.4 DC偏移和偏移和DC增益測(cè)試增益測(cè)試2.5 DC電源抑制比與電源抑制比與DC共模抑制比共模抑制比2.6 比較器比較器DC測(cè)試與數(shù)字電路測(cè)試與數(shù)字電路DC測(cè)試測(cè)試2.7 測(cè)量精度與校準(zhǔn)測(cè)量精度與校準(zhǔn)2.1.1 連接性測(cè)試連接性測(cè)試（1）目的）目的

2、如果不進(jìn)行連接性測(cè)試，則生產(chǎn)人員就不能區(qū)分壞批次的硅片和如果不進(jìn)行連接性測(cè)試，則生產(chǎn)人員就不能區(qū)分壞批次的硅片和有缺陷的測(cè)試硬件的連接。若沒(méi)有連接性測(cè)試，由于有缺陷的測(cè)試硬件的連接。若沒(méi)有連接性測(cè)試，由于pogo pinpogo pin彎曲彎曲或繼電器缺陷，數(shù)以千計(jì)的好器件可能簡(jiǎn)單的判斷為次品?；蚶^電器缺陷，數(shù)以千計(jì)的好器件可能簡(jiǎn)單的判斷為次品。 DUTDUTSocketSocketDIBDIB pogo pogo pinpinRELAYRELAYtesttest head head 2.1連接性測(cè)試和漏電流測(cè)試連接性測(cè)試和漏電流測(cè)試測(cè)試夾具2.1連接性測(cè)試和漏電流測(cè)試連接性測(cè)試和漏電流測(cè)試2

3、.1連接性測(cè)試和漏電流測(cè)試連接性測(cè)試和漏電流測(cè)試SocketProbe CardPogo pinATE 測(cè)試頭到測(cè)試頭到DUT的連接的連接2.1連接性測(cè)試和漏電流測(cè)試連接性測(cè)試和漏電流測(cè)試（2）連接性測(cè)試技術(shù)）連接性測(cè)試技術(shù) 通常通過(guò)芯片上的保護(hù)電路通常通過(guò)芯片上的保護(hù)電路（ESD（Electro-Static discharge） protection circuit)來(lái)實(shí)現(xiàn)來(lái)實(shí)現(xiàn)2.1連接性測(cè)試和漏電流測(cè)試連接性測(cè)試和漏電流測(cè)試連接性測(cè)試技術(shù)：施加正或負(fù)電流連接性測(cè)試技術(shù)：施加正或負(fù)電流施加施加100A1mA1mA的電流，的電流，VCONT應(yīng)通常應(yīng)為應(yīng)通常應(yīng)為0.5V0.7V。若。若為為0

4、V，則有短路，若為，則有短路，若為Vclamp，則為開(kāi)路。，則為開(kāi)路。2.1連接性測(cè)試和漏電流測(cè)試連接性測(cè)試和漏電流測(cè)試（3） 串行與并行連接性測(cè)試串行與并行連接性測(cè)試串行測(cè)試串行測(cè)試：一次只測(cè)試一個(gè)引腳的連接性測(cè)試方法一次只測(cè)試一個(gè)引腳的連接性測(cè)試方法，是一種費(fèi)是一種費(fèi)時(shí)費(fèi)錢的方法。時(shí)費(fèi)錢的方法?，F(xiàn)代現(xiàn)代ATE測(cè)試儀能并行地測(cè)試所有或大部分引腳的連接性，測(cè)試儀能并行地測(cè)試所有或大部分引腳的連接性，并并行測(cè)試方法更經(jīng)濟(jì)，但是不能檢測(cè)引腳之間的短路行測(cè)試方法更經(jīng)濟(jì)，但是不能檢測(cè)引腳之間的短路2.1連接性測(cè)試和漏電流測(cè)試連接性測(cè)試和漏電流測(cè)試串行與并行連接性測(cè)試串行與并行連接性測(cè)試并行：并行：pi

5、n TO pin短路？短路？雙輪法：雙輪法：Dual-pass approach2.1連接性測(cè)試和漏電流測(cè)試連接性測(cè)試和漏電流測(cè)試2.1.2 漏電流測(cè)試漏電流測(cè)試DUT每個(gè)輸入輸出引腳都存在漏電現(xiàn)象，當(dāng)施加電壓到模擬或每個(gè)輸入輸出引腳都存在漏電現(xiàn)象，當(dāng)施加電壓到模擬或數(shù)字的高阻輸入引腳時(shí)，會(huì)有少量的電流流入或流出引腳，稱數(shù)字的高阻輸入引腳時(shí)，會(huì)有少量的電流流入或流出引腳，稱為漏電流為漏電流。漏電流典型值。漏電流典型值1 1A A（1）漏電流測(cè)試原因：）漏電流測(cè)試原因： 檢測(cè)檢測(cè)集成電路集成電路處理不當(dāng)。金屬絲引起的短路、顆粒物導(dǎo)處理不當(dāng)。金屬絲引起的短路、顆粒物導(dǎo)致的層間漏電路徑等物理缺陷致的

6、層間漏電路徑等物理缺陷 過(guò)過(guò)大大的漏電流可能引起的漏電流可能引起用戶終端應(yīng)用的工作異常。如用戶終端應(yīng)用的工作異常。如DC偏移偏移或其他或其他參數(shù)參數(shù)的漂移的漂移 過(guò)過(guò)大大的漏電流的漏電流可使初期工作正常的用戶產(chǎn)品，幾天或幾可使初期工作正常的用戶產(chǎn)品，幾天或幾周后失效，這種早期故障稱作周后失效，這種早期故障稱作“嬰兒死亡嬰兒死亡”。2.1連接性測(cè)試和漏電流測(cè)試連接性測(cè)試和漏電流測(cè)試（2）漏電流測(cè)試技術(shù)）漏電流測(cè)試技術(shù) 通過(guò)在通過(guò)在DUT輸入或輸出引腳施加輸入或輸出引腳施加DC電壓，然后測(cè)量引腳電壓，然后測(cè)量引腳流入或流出的小電流來(lái)測(cè)試漏電流流入或流出的小電流來(lái)測(cè)試漏電流。典型的漏電測(cè)試需要測(cè)試兩

7、次：一次是輸入電壓在正電源電典型的漏電測(cè)試需要測(cè)試兩次：一次是輸入電壓在正電源電壓附近測(cè)量漏電流，壓附近測(cè)量漏電流，記作：記作：第二次輸入電壓在第二次輸入電壓在地或地或負(fù)電源電壓附近測(cè)量漏電流負(fù)電源電壓附近測(cè)量漏電流，記作：，記作：（輸入電（輸入電流流，邏輯高），邏輯高）（輸入電流，（輸入電流，邏輯邏輯低）。低）。數(shù)字輸入漏電流在有效的輸入閾值電壓數(shù)字輸入漏電流在有效的輸入閾值電壓VIH和和VIL下測(cè)試。模下測(cè)試。模擬輸入的漏電流在數(shù)據(jù)手冊(cè)給定的電壓下測(cè)試，若未給出擬輸入的漏電流在數(shù)據(jù)手冊(cè)給定的電壓下測(cè)試，若未給出，則在電壓范圍的最大和最小值下測(cè)試。，則在電壓范圍的最大和最小值下測(cè)試。2.1連

8、接性測(cè)試和漏電流測(cè)試連接性測(cè)試和漏電流測(cè)試2.2電源測(cè)試：參考電壓測(cè)試和電源測(cè)試：參考電壓測(cè)試和電源調(diào)節(jié)測(cè)試電源調(diào)節(jié)測(cè)試2.2.1電源測(cè)試電源測(cè)試（1 1）電源電流測(cè)試重要性：）電源電流測(cè)試重要性： 快速檢測(cè)器件故障的方法之一是快速檢測(cè)器件故障的方法之一是電源電流測(cè)量。電源電流測(cè)量。 供電電流測(cè)量是用戶應(yīng)用對(duì)電源消耗限制的保證。供電電流測(cè)量是用戶應(yīng)用對(duì)電源消耗限制的保證。（2 2）測(cè)試條件：最惡劣情況下（模擬帶最大負(fù)載、數(shù)字最大）測(cè)試條件：最惡劣情況下（模擬帶最大負(fù)載、數(shù)字最大輸出電流邏輯）。輸出電流邏輯）。（3 3）測(cè)試狀態(tài)：）測(cè)試狀態(tài)：power-downpower-down、standb

9、ystandby、normal operationnormal operation（4 4）模擬與數(shù)字電流：）模擬與數(shù)字電流：I IDDDD(CMOS)(CMOS)、I ICCCC(bipolar(bipolar）。按模擬和）。按模擬和數(shù)字區(qū)分為：數(shù)字區(qū)分為：I IDDADDA、I IDDDDDD和和I ICCACCA、I ICCDCCD。（5 5）多電源引腳：?jiǎn)为?dú)測(cè)量）多電源引腳：?jiǎn)为?dú)測(cè)量（6 6）建立時(shí)間：）建立時(shí)間：5 510ms10ms2.2.1電源測(cè)試電源測(cè)試 （7 7）去耦電容引起的建立時(shí)間和漏電流，大電容應(yīng)加控制繼）去耦電容引起的建立時(shí)間和漏電流，大電容應(yīng)加控制繼電器。關(guān)機(jī)（電器

10、。關(guān)機(jī)（power-downpower-down）模式下電流測(cè)試，斷開(kāi)大電容。）模式下電流測(cè)試，斷開(kāi)大電容。2.2電源測(cè)試：參考電壓測(cè)試和電源測(cè)試：參考電壓測(cè)試和電源調(diào)節(jié)測(cè)試電源調(diào)節(jié)測(cè)試2.2.2電源調(diào)節(jié)電源調(diào)節(jié) 由穩(wěn)定性差的、有波動(dòng)的輸入電壓產(chǎn)生一個(gè)穩(wěn)定性好的恒由穩(wěn)定性差的、有波動(dòng)的輸入電壓產(chǎn)生一個(gè)穩(wěn)定性好的恒定的輸出電壓，作為系統(tǒng)其它電路的電源。定的輸出電壓，作為系統(tǒng)其它電路的電源。主要參數(shù)：主要參數(shù)：無(wú)負(fù)載輸出電壓、輸出電壓無(wú)負(fù)載輸出電壓、輸出電壓（或（或負(fù)載負(fù)載）調(diào)節(jié)率、輸調(diào)節(jié)率、輸入電壓入電壓（或（或線性線性）調(diào)節(jié)率、輸入調(diào)節(jié)率、輸入（或（或紋波紋波）抑制比和回動(dòng)電壓抑制比和回動(dòng)電壓

11、（壓差）。（壓差）。2.2電源測(cè)試：參考電壓測(cè)試和電源測(cè)試：參考電壓測(cè)試和電源調(diào)節(jié)測(cè)試電源調(diào)節(jié)測(cè)試（1 1）無(wú)負(fù)載輸出電壓無(wú)負(fù)載輸出電壓：無(wú)負(fù)載無(wú)負(fù)載時(shí)，時(shí)，測(cè)量測(cè)量其其輸出電壓輸出電壓。（2 2）負(fù)載調(diào)節(jié)率（）負(fù)載調(diào)節(jié)率（輸出電壓輸出電壓調(diào)節(jié)率）：指調(diào)節(jié)器在不同負(fù)載調(diào)節(jié)率）：指調(diào)節(jié)器在不同負(fù)載電流電流 I IL L條件下保持給定輸出電壓條件下保持給定輸出電壓V VO O的能力。的能力。2.2電源測(cè)試：參考電壓測(cè)試和電源測(cè)試：參考電壓測(cè)試和電源調(diào)節(jié)測(cè)試電源調(diào)節(jié)測(cè)試（3 3）線性調(diào)節(jié)率線性調(diào)節(jié)率（輸入電壓（輸入電壓調(diào)節(jié)率調(diào)節(jié)率）：）：是指調(diào)節(jié)器在整個(gè)輸是指調(diào)節(jié)器在整個(gè)輸入電壓范圍下保持穩(wěn)定輸出電

12、壓的能力。入電壓范圍下保持穩(wěn)定輸出電壓的能力。線性調(diào)節(jié)率線性調(diào)節(jié)率：輸入電壓在輸入電壓在允許的允許的最大范圍內(nèi)變化最大范圍內(nèi)變化時(shí)，時(shí)，輸出電壓輸出電壓變化的百分比。變化的百分比。在最大負(fù)載在最大負(fù)載電流電流條件下測(cè)量線性調(diào)節(jié)率條件下測(cè)量線性調(diào)節(jié)率。2.2電源測(cè)試：參考電壓測(cè)試和電源測(cè)試：參考電壓測(cè)試和電源調(diào)節(jié)測(cè)試電源調(diào)節(jié)測(cè)試（4 4）輸入抑制比輸入抑制比（紋波抑制比紋波抑制比） 最大輸入電壓最大輸入電壓變化變化與輸出電壓擺幅的比與輸出電壓擺幅的比。在特定的頻率。在特定的頻率120Hz120Hz或頻率范圍內(nèi)測(cè)試?；蝾l率范圍內(nèi)測(cè)試。（5 5）回動(dòng)電壓回動(dòng)電壓（壓差）：（壓差）：不會(huì)引起輸出下降到

13、其規(guī)定的最小不會(huì)引起輸出下降到其規(guī)定的最小輸出電壓輸出電壓時(shí)時(shí)的最低的最低輸入輸出輸入輸出電壓電壓差。差。測(cè)試方法：測(cè)試方法：最大負(fù)載電流條件下最大負(fù)載電流條件下測(cè)試。測(cè)試。調(diào)節(jié)輸入電壓直到輸出電壓達(dá)到最小可接受的電壓為止調(diào)節(jié)輸入電壓直到輸出電壓達(dá)到最小可接受的電壓為止。生產(chǎn)測(cè)試生產(chǎn)測(cè)試：輸入設(shè)置為規(guī)定的回動(dòng)電壓加上最小可接受輸出輸入設(shè)置為規(guī)定的回動(dòng)電壓加上最小可接受輸出電壓，電壓，測(cè)量輸出測(cè)量輸出大于大于或等于或等于最小可接受的輸出電壓最小可接受的輸出電壓。2.2電源測(cè)試：參考電壓測(cè)試和電源測(cè)試：參考電壓測(cè)試和電源調(diào)節(jié)測(cè)試電源調(diào)節(jié)測(cè)試2.2電源測(cè)試：參考電壓測(cè)試和電源測(cè)試：參考電壓測(cè)試和電源

14、調(diào)節(jié)測(cè)試電源調(diào)節(jié)測(cè)試2.2.3 參考（基準(zhǔn)）電壓參考（基準(zhǔn)）電壓 電壓調(diào)節(jié)器通常用于提供穩(wěn)定的電壓，同時(shí)也提供相當(dāng)大電壓調(diào)節(jié)器通常用于提供穩(wěn)定的電壓，同時(shí)也提供相當(dāng)大的電流。然而，許多混合信號(hào)所用的的電流。然而，許多混合信號(hào)所用的DCDC電壓不電壓不需要需要提供大電流提供大電流。如如DACDAC的的1V1V參考電壓，只需要低功耗的基準(zhǔn)電壓，不需要高參考電壓，只需要低功耗的基準(zhǔn)電壓，不需要高功耗的電源。功耗的電源。 芯片內(nèi)基準(zhǔn)電壓的輸出不一定芯片內(nèi)基準(zhǔn)電壓的輸出不一定可以從可以從DUTDUT外接引腳外接引腳獲得獲得，測(cè)試工程師測(cè)試工程師需要特殊的需要特殊的測(cè)試模式以便在測(cè)試模式以便在生產(chǎn)生產(chǎn)測(cè)試

15、中可測(cè)試中可以以測(cè)量基測(cè)量基準(zhǔn)電壓。準(zhǔn)電壓。2.2電源測(cè)試：電源調(diào)節(jié)測(cè)試和電源測(cè)試：電源調(diào)節(jié)測(cè)試和參考電壓測(cè)試參考電壓測(cè)試可調(diào)基準(zhǔn)源可調(diào)基準(zhǔn)源：許多高性能的混合信號(hào)器件要求基準(zhǔn)電壓許多高性能的混合信號(hào)器件要求基準(zhǔn)電壓通過(guò)通過(guò)ATEATE測(cè)試儀測(cè)試儀進(jìn)行進(jìn)行精確調(diào)節(jié)，最常見(jiàn)的方法是采用可編程精確調(diào)節(jié)，最常見(jiàn)的方法是采用可編程的的基準(zhǔn)基準(zhǔn)電路電路。2.2電源測(cè)試：參考電壓測(cè)試和電源測(cè)試：參考電壓測(cè)試和電源調(diào)節(jié)測(cè)試電源調(diào)節(jié)測(cè)試2.3阻抗測(cè)試阻抗測(cè)試（1 1）輸入阻抗）輸入阻抗Z ZININ：如果輸入電壓是輸入電流的線性函數(shù)，那如果輸入電壓是輸入電流的線性函數(shù)，那么只需要簡(jiǎn)單么只需要簡(jiǎn)單地地施加施加一

16、個(gè)一個(gè)電壓電壓V V，同時(shí)測(cè)量電流，同時(shí)測(cè)量電流I I，即可計(jì)算阻，即可計(jì)算阻抗?？埂?.3阻抗測(cè)試阻抗測(cè)試輸入阻抗輸入阻抗Z ZININ測(cè)量裝置：測(cè)量裝置：例：輸入阻抗設(shè)置如上圖所示，電壓源例：輸入阻抗設(shè)置如上圖所示，電壓源SRC1設(shè)定為設(shè)定為2V，流入引腳的電流測(cè)量，流入引腳的電流測(cè)量值為值為0.055mA，再將，再將SRC1設(shè)置為設(shè)置為1V，測(cè)量輸入電流變?yōu)闇y(cè)量輸入電流變?yōu)?.021mA，計(jì)算輸入，計(jì)算輸入阻抗？阻抗？解：輸入阻抗解：輸入阻抗ZIN是是RIN和和DUT電路電路模塊輸入阻抗的總和：模塊輸入阻抗的總和：2.3 阻抗測(cè)試阻抗測(cè)試輸出阻抗輸出阻抗ZOUT：測(cè)量方法與輸入阻抗相同。

17、典型的輸出阻測(cè)量方法與輸入阻抗相同。典型的輸出阻抗遠(yuǎn)低于輸入阻抗，通常采用加電流測(cè)電壓的方法測(cè)量，然抗遠(yuǎn)低于輸入阻抗，通常采用加電流測(cè)電壓的方法測(cè)量，然而，當(dāng)輸而，當(dāng)輸出出阻抗很高時(shí)，還是要用加電壓測(cè)電流的方法。阻抗很高時(shí)，還是要用加電壓測(cè)電流的方法。例：例：輸出阻抗設(shè)置如圖所示，電輸出阻抗設(shè)置如圖所示，電流流源源SRC1設(shè)設(shè)定為定為10mA，測(cè)量引腳的電壓為，測(cè)量引腳的電壓為1.61V，再將，再將SRC1設(shè)置為設(shè)置為-10mA，測(cè)量的輸出電壓變?yōu)闇y(cè)量的輸出電壓變?yōu)?.42V，總的輸出阻抗，總的輸出阻抗（ROUT加放大器輸出阻加放大器輸出阻抗）是多少？抗）是多少？2.3阻抗測(cè)試阻抗測(cè)試差分阻抗

18、：差分阻抗：是通過(guò)施加兩個(gè)差分電壓并測(cè)量差分電流變化是通過(guò)施加兩個(gè)差分電壓并測(cè)量差分電流變化進(jìn)行測(cè)量的進(jìn)行測(cè)量的。例：例：如圖所示的差分輸出阻抗測(cè)量設(shè)置如圖所示的差分輸出阻抗測(cè)量設(shè)置中，電流源中，電流源SCR1設(shè)定為設(shè)定為10mA，SCR2設(shè)定設(shè)定為為-10mA，測(cè)量引腳的差分電壓為，測(cè)量引腳的差分電壓為201mV。然后。然后SCR1設(shè)定為設(shè)定為-10mA，SCR2設(shè)定為設(shè)定為10mA，測(cè)量引腳的差分電壓為，測(cè)量引腳的差分電壓為-199mV，那么差分輸出阻抗是多少？，那么差分輸出阻抗是多少？2.4 DC偏移和偏移和DC增益測(cè)試增益測(cè)試（1） VMID與模擬地與模擬地 許多模擬和混合信號(hào)集成電路

19、被設(shè)計(jì)成在單電源電壓許多模擬和混合信號(hào)集成電路被設(shè)計(jì)成在單電源電壓（VDD和地）下和地）下工作工作，它們生成，它們生成自己的低阻抗電壓自己的低阻抗電壓（VDD和地之間）和地之間），并作為模擬電路的參考電壓，并作為模擬電路的參考電壓VMID 。 VMID可能正好位于可能正好位于VDD和地的中間或位于某一個(gè)固定值和地的中間或位于某一個(gè)固定值，如，如1.35V。有時(shí)，參考電壓。有時(shí)，參考電壓VMID可從外部輸入?？蓮耐獠枯斎?。等效等效2.4 DC偏移和偏移和DC增益測(cè)試增益測(cè)試（2）直流傳輸特性直流傳輸特性（Gain增益與增益與Offset偏移）偏移）理想放大器的輸入理想放大器的輸入輸出輸出DCDC

20、傳輸特性如傳輸特性如圖圖所示，輸入所示，輸入輸出變化的是電壓，但是輸出變化的是電壓，但是很容易用電流信號(hào)代替。很容易用電流信號(hào)代替。但但真實(shí)世界很少滿足真實(shí)世界很少滿足ICIC和和系統(tǒng)系統(tǒng)設(shè)計(jì)設(shè)計(jì)工程師的要求，放工程師的要求，放大器實(shí)際傳輸特性多少會(huì)偏大器實(shí)際傳輸特性多少會(huì)偏離理想或期望的曲線離理想或期望的曲線，如，如圖圖中標(biāo)注中標(biāo)注“典型的典型的”的的另一條另一條曲線。曲線。為保證系統(tǒng)正常工作，要確保放大器傳輸特性在可接受的限制為保證系統(tǒng)正常工作，要確保放大器傳輸特性在可接受的限制范圍內(nèi)。其中，范圍內(nèi)。其中，Gain（增益）與增益）與Offset（偏移）特別重要。偏移）特別重要。2.4 DC

21、偏移和偏移和DC增益測(cè)試增益測(cè)試（3）輸出偏移電壓（）輸出偏移電壓（VO） 當(dāng)輸入設(shè)定為某一固定參考值（通常為模擬地或當(dāng)輸入設(shè)定為某一固定參考值（通常為模擬地或VMID)時(shí)時(shí)理想理想DC輸出和實(shí)際輸出和實(shí)際DC輸出之間的差值輸出之間的差值。 只要輸出沒(méi)有噪聲且只要輸出沒(méi)有噪聲且DC上沒(méi)有上沒(méi)有AC信號(hào)成分耦合，輸出偏移信號(hào)成分耦合，輸出偏移就很容易測(cè)試。如果噪聲很大，就必須采取方法消除就很容易測(cè)試。如果噪聲很大，就必須采取方法消除DC電平電平上的噪聲成分上的噪聲成分。 第一種方法是采用低通濾波器過(guò)濾第一種方法是采用低通濾波器過(guò)濾DC信號(hào)，采用信號(hào)，采用DC電壓表電壓表測(cè)量濾波器的輸出，測(cè)量濾波

22、器的輸出，ATE設(shè)備通常在直流表中設(shè)計(jì)有低通濾波設(shè)備通常在直流表中設(shè)計(jì)有低通濾波器。器。 第二種方法是第二種方法是采集采集多個(gè)讀數(shù)，然后對(duì)測(cè)量結(jié)果取平均，相當(dāng)多個(gè)讀數(shù)，然后對(duì)測(cè)量結(jié)果取平均，相當(dāng)于軟件低通濾波器。于軟件低通濾波器。2.4 DC偏移和偏移和DC增益測(cè)試增益測(cè)試（3）輸出偏移電壓（）輸出偏移電壓（VO） 有時(shí)高靈敏的有時(shí)高靈敏的DUT輸出會(huì)受到輸出會(huì)受到ATE寄生負(fù)載的影響，其輸出寄生負(fù)載的影響，其輸出由于測(cè)試儀和連接路徑的電容而不穩(wěn)定或自激振蕩由于測(cè)試儀和連接路徑的電容而不穩(wěn)定或自激振蕩。一些一些ATE儀表的輸入電容高達(dá)儀表的輸入電容高達(dá)200pF，可以在，可以在DIB上增加一級(jí)

23、緩沖放大上增加一級(jí)緩沖放大器將器將DUT和測(cè)試儀器隔離。和測(cè)試儀器隔離。 測(cè)試儀的輸入阻抗也可能引起高阻電路測(cè)試時(shí)的直流漂移。測(cè)試儀的輸入阻抗也可能引起高阻電路測(cè)試時(shí)的直流漂移。如下圖電路。如下圖電路。DUT的的ROUT=100k，測(cè)試儀的，測(cè)試儀的R RININ=1M=1M。2.4 DC偏移和偏移和DC增益測(cè)試增益測(cè)試2.4 DC偏移和偏移和DC增益測(cè)試增益測(cè)試（4）單端、差分、共模偏移：）單端、差分、共模偏移：VO,OS（輸出偏移）（輸出偏移）：當(dāng)輸入端設(shè)置為一特殊的參考電壓時(shí)當(dāng)輸入端設(shè)置為一特殊的參考電壓時(shí)，輸出與理想值得偏差，輸出與理想值得偏差。VO,CM（輸出共模電壓）（輸出共模電壓

24、）：差分電路兩個(gè)輸出的平均值。：差分電路兩個(gè)輸出的平均值。VO,CM，OS（共模偏移）（共模偏移）：特定輸入時(shí)，輸出共模電壓與理想：特定輸入時(shí)，輸出共模電壓與理想值得偏差。值得偏差。2.4 DC偏移和偏移和DC增益測(cè)試增益測(cè)試（4）單端、差分、共模偏移：）單端、差分、共模偏移：例：例：如圖所示的單端到差分轉(zhuǎn)換器，電路的兩個(gè)輸出為如圖所示的單端到差分轉(zhuǎn)換器，電路的兩個(gè)輸出為OUTP和和OUTN，電路輸入施加，電路輸入施加1.5V參考參考電壓電壓VMID，理想輸理想輸出應(yīng)為出應(yīng)為VMID。OUTP和和OUTN的電壓分別表示為的電壓分別表示為VP和和VN，測(cè)測(cè)量量得到得到下面兩個(gè)讀數(shù)下面兩個(gè)讀數(shù)：

25、VP =1.507V， VN =1.497V。期望輸期望輸出參考電平為出參考電平為VMID =1.5V，計(jì)算差分偏移和共模偏移。計(jì)算差分偏移和共模偏移。2.4 DC偏移和偏移和DC增益測(cè)試增益測(cè)試2.4 DC偏移和偏移和DC增益測(cè)試增益測(cè)試（5）輸入偏移電壓）輸入偏移電壓(VIN,OS) 為了為了使使輸出電壓輸出電壓恢復(fù)恢復(fù)到期望的參考電平到期望的參考電平（模擬地或模擬地或VMID），在輸入端，在輸入端施加的負(fù)電壓施加的負(fù)電壓。 如果放大器要求施加如果放大器要求施加+10mV+10mV到它的輸入端使得輸出電平到到它的輸入端使得輸出電平到模擬地，模擬地，則則V VIN,OSIN,OS=-10mV

26、=-10mV。 一般一般V VIN,OSIN,OS定義為輸出偏移電壓定義為輸出偏移電壓V VO,OSO,OS除以電路增益除以電路增益G G2.4 DC偏移和偏移和DC增益測(cè)試增益測(cè)試2.4 DC偏移和偏移和DC增益測(cè)試增益測(cè)試(6)閉環(huán)增益閉環(huán)增益 當(dāng)輸入當(dāng)輸入輸出信號(hào)大致處于相同量級(jí)時(shí)，閉環(huán)增益表輸出信號(hào)大致處于相同量級(jí)時(shí)，閉環(huán)增益表示為示為G，定義為放大器輸入，定義為放大器輸入輸出傳輸曲線的斜率。輸出傳輸曲線的斜率。增益可以用分貝（增益可以用分貝（dB）表示，從）表示，從V/V轉(zhuǎn)為分轉(zhuǎn)為分貝公式為：貝公式為：2.4 DC偏移和偏移和DC增益測(cè)試增益測(cè)試2.4 DC偏移和偏移和DC增益測(cè)試增

27、益測(cè)試2.4 DC偏移和偏移和DC增益測(cè)試增益測(cè)試（7）開(kāi)環(huán)增益）開(kāi)環(huán)增益（GOL） 從輸出到輸入沒(méi)有反饋路徑的放大器增益從輸出到輸入沒(méi)有反饋路徑的放大器增益（開(kāi)環(huán)增益通常（開(kāi)環(huán)增益通常很大，很大，采用前面例子中的直接測(cè)量法很難測(cè)量開(kāi)環(huán)增益，很采用前面例子中的直接測(cè)量法很難測(cè)量開(kāi)環(huán)增益，很難找到一個(gè)電壓施加到運(yùn)算放大器的輸入端而不導(dǎo)致其飽和難找到一個(gè)電壓施加到運(yùn)算放大器的輸入端而不導(dǎo)致其飽和）測(cè)量開(kāi)環(huán)增益方法：測(cè)量開(kāi)環(huán)增益方法：可采用第二個(gè)運(yùn)算放大器連接到反饋回可采用第二個(gè)運(yùn)算放大器連接到反饋回路路，第二個(gè)放大器稱為第二個(gè)放大器稱為穩(wěn)穩(wěn)零放大器零放大器（nulling amplifier)2.

28、4 DC偏移和偏移和DC增益測(cè)試增益測(cè)試測(cè)量開(kāi)環(huán)增益方法：測(cè)量開(kāi)環(huán)增益方法：通過(guò)通過(guò)R2、R1和和DUT運(yùn)算放大器運(yùn)算放大器一起形成負(fù)反饋，使穩(wěn)零放大器差分輸入為一起形成負(fù)反饋，使穩(wěn)零放大器差分輸入為0。使得。使得被測(cè)運(yùn)算放大器的輸出為期望的輸出電平：被測(cè)運(yùn)算放大器的輸出為期望的輸出電平：VMID為DC參考點(diǎn)，VSRC1是SRC1程控的DC電壓，穩(wěn)零放大器及其反饋回路補(bǔ)償了DUT放大器的輸入偏移，這樣保證DUT輸出不會(huì)因?yàn)樽约旱妮斎肫贫柡汀?.4 DC偏移和偏移和DC增益測(cè)試增益測(cè)試在穩(wěn)定狀態(tài)下，反饋給在穩(wěn)定狀態(tài)下，反饋給DUT放大器輸入的信號(hào)放大器輸入的信號(hào)VIN-DUT直接直接與與穩(wěn)零

29、穩(wěn)零放大器輸出放大器輸出V0-NULL相關(guān)：相關(guān)：DUT放大器開(kāi)環(huán)增益放大器開(kāi)環(huán)增益（由式（由式3.8、3.9可得）可得）： 為了使測(cè)試電路的信號(hào)最大而又避免穩(wěn)零放大器飽和，可為了使測(cè)試電路的信號(hào)最大而又避免穩(wěn)零放大器飽和，可選擇電壓分壓比近似等于選擇電壓分壓比近似等于DUT運(yùn)算放大器開(kāi)環(huán)增益的倒數(shù)。運(yùn)算放大器開(kāi)環(huán)增益的倒數(shù)。：2.4 DC偏移和偏移和DC增益測(cè)試增益測(cè)試2.5 電源抑制比與共模抑制比電源抑制比與共模抑制比（1）DC電源靈敏度（電源靈敏度（PSS）當(dāng)輸入恒定時(shí)，電源電壓變化引起的輸出變化。當(dāng)輸入恒定時(shí)，電源電壓變化引起的輸出變化。例：例：2.5 電源抑制比與共模抑制比電源抑制比

30、與共模抑制比2.5 電源抑制比與共模抑制比電源抑制比與共模抑制比（2）DC電源抑制比（電源抑制比（PSRR） 電路的電源靈敏度除以電路正常工作模式下的閉環(huán)增益，電路的電源靈敏度除以電路正常工作模式下的閉環(huán)增益，通常針對(duì)各個(gè)電源電壓?jiǎn)为?dú)計(jì)算。通常針對(duì)各個(gè)電源電壓?jiǎn)为?dú)計(jì)算。，同一個(gè)電路的直流增益為-10.2V/V。2.5 電源抑制比與共模抑制比電源抑制比與共模抑制比（3）共模抑制比（）共模抑制比（CMRR）衡量差分電路抑制輸入共模信號(hào)（衡量差分電路抑制輸入共模信號(hào)（VIN,CM）的能力，定義為共）的能力，定義為共模增益模增益GCM除以差分增益除以差分增益GD。VIN,OS可以直接測(cè)量，也可以間接測(cè)

31、量，如下例：2.5 電源抑制比與共模抑制比電源抑制比與共模抑制比例例:如圖所式運(yùn)算放大器的一個(gè)簡(jiǎn)單如圖所式運(yùn)算放大器的一個(gè)簡(jiǎn)單CMRR測(cè)量設(shè)置測(cè)量設(shè)置，測(cè)試電路基本上是一個(gè)由兩輸入相連的差分放大，測(cè)試電路基本上是一個(gè)由兩輸入相連的差分放大器結(jié)構(gòu)。器結(jié)構(gòu)。VMID設(shè)定為設(shè)定為1.5V，采用，采用SRC1施加共模輸入施加共模輸入電壓為電壓為2.5V，在運(yùn)算放大器輸出端測(cè)量的輸出電壓，在運(yùn)算放大器輸出端測(cè)量的輸出電壓為為1.501V。然后將。然后將SRC1變?yōu)樽優(yōu)?.5V，放大器輸出電壓，放大器輸出電壓為為1.498V。求運(yùn)算放大器的。求運(yùn)算放大器的CMRR是多少？是多少？2.5 電源抑制比與共模抑

32、制比電源抑制比與共模抑制比解：由于在電路輸出端進(jìn)行測(cè)量，根據(jù)這些測(cè)量結(jié)果推算出運(yùn)解：由于在電路輸出端進(jìn)行測(cè)量，根據(jù)這些測(cè)量結(jié)果推算出運(yùn)算放大器的算放大器的，首先求出運(yùn)算放大器的輸入偏移電壓，首先求出運(yùn)算放大器的輸入偏移電壓V VOSOS所有的電阻相等并完全匹配，所有的電阻相等并完全匹配，因此因此根據(jù)測(cè)量值得出根據(jù)共模抑制比計(jì)算公式：根據(jù)共模抑制比計(jì)算公式：采用這種方法測(cè)量運(yùn)算放大器的采用這種方法測(cè)量運(yùn)算放大器的CMRRCMRR存在一個(gè)問(wèn)題：電阻必須存在一個(gè)問(wèn)題：電阻必須已知且精確的匹配。已知且精確的匹配。CMRRCMRR值為值為-100dB-100dB將要求電阻匹配到將要求電阻匹配到0.000

33、1%0.0001%，在實(shí)踐中是不現(xiàn)實(shí)的。，在實(shí)踐中是不現(xiàn)實(shí)的。2.5 電源抑制比與共模抑制比電源抑制比與共模抑制比例例:如圖所示的如圖所示的穩(wěn)穩(wěn)零零放大器放大器，R1=100,R2=100K,R3=100K,VMID設(shè)為兩個(gè)電源電壓的中點(diǎn)設(shè)為兩個(gè)電源電壓的中點(diǎn)將將SRC1設(shè)設(shè)定為定為+2.5V，SRC1和穩(wěn)零放大器輸出之間測(cè)量的差和穩(wěn)零放大器輸出之間測(cè)量的差分電壓為分電壓為10mV。然后將。然后將SRC1設(shè)定為設(shè)定為0.5V，測(cè)量的，測(cè)量的差分電壓變?yōu)椴罘蛛妷鹤優(yōu)?12mV。計(jì)算運(yùn)算放大器的。計(jì)算運(yùn)算放大器的CMRR2.5 電源抑制比與共模抑制比電源抑制比與共模抑制比2.5 電源抑制比與共模抑

34、制比電源抑制比與共模抑制比差分增益級(jí)的差分增益級(jí)的CMRR：運(yùn)算放大器常常作為集成電路運(yùn)算放大器常常作為集成電路中大規(guī)模電路的一部分，如差分輸入放大器。此時(shí)，中大規(guī)模電路的一部分，如差分輸入放大器。此時(shí)，運(yùn)算放大器的運(yùn)算放大器的CMRR沒(méi)有整個(gè)電路的沒(méi)有整個(gè)電路的CMRR重要。重要。如圖如圖3.21中的電路，即使放大器的中的電路，即使放大器的CMRR為為-100dB,如果電阻匹配不好，其如果電阻匹配不好，其CMRR也會(huì)非常差。差分輸入也會(huì)非常差。差分輸入放大器的放大器的CMRR不僅受到放大器影響，還會(huì)受到芯片不僅受到放大器影響，還會(huì)受到芯片內(nèi)部電阻失配的影響。內(nèi)部電阻失配的影響。2.5 電源抑

35、制比與共模抑制比電源抑制比與共模抑制比例例:圖圖3.24所示測(cè)量增益為所示測(cè)量增益為10的差分放大器的的差分放大器的CMRR測(cè)試電路測(cè)試電路。假設(shè)電阻沒(méi)有進(jìn)行匹配，兩個(gè)輸入連接到共模電壓源。假設(shè)電阻沒(méi)有進(jìn)行匹配，兩個(gè)輸入連接到共模電壓源SRC1，其輸出設(shè)定為，其輸出設(shè)定為2.5V，在，在DUT輸出端測(cè)量電壓為輸出端測(cè)量電壓為1.501V。然。然后將后將SRC1設(shè)定為設(shè)定為0.5V，第二次測(cè)量的，第二次測(cè)量的DUT輸出電壓為輸出電壓為1.498V，采用，采用3.4.6節(jié)描述的方法測(cè)量節(jié)描述的方法測(cè)量DUT電路的差分增益，電路的差分增益，求得增益為求得增益為10.2V/V。計(jì)算。計(jì)算CMRR。2.

36、5 電源抑制比與共模抑制比電源抑制比與共模抑制比解：由于計(jì)算的共模增益為：差分增益GD為10.2V/V共模抑制比為：2.5 電源抑制比與共模抑制比電源抑制比與共模抑制比作業(yè)練習(xí)：作業(yè)練習(xí)：3.21，3.222.6 比較器比較器DC測(cè)試與數(shù)字電路測(cè)試與數(shù)字電路DC測(cè)試測(cè)試（1）比較器的輸入偏移電壓）比較器的輸入偏移電壓 使得比較器輸出邏輯狀態(tài)改變的差分輸入電壓。使得比較器輸出邏輯狀態(tài)改變的差分輸入電壓。 可以采用差分輸入電壓按線性斜率從一個(gè)電壓到可以采用差分輸入電壓按線性斜率從一個(gè)電壓到另一個(gè)電壓變化，尋找比較器輸出狀態(tài)改變的電壓點(diǎn)另一個(gè)電壓變化，尋找比較器輸出狀態(tài)改變的電壓點(diǎn)。這個(gè)轉(zhuǎn)換點(diǎn)也取決

37、于共模輸入電壓。這個(gè)轉(zhuǎn)換點(diǎn)也取決于共模輸入電壓。 輸入偏移電壓通常在器件測(cè)試方案中的最壞條件下輸入偏移電壓通常在器件測(cè)試方案中的最壞條件下測(cè)試測(cè)試2.6 比較器比較器DC測(cè)試與數(shù)字電路測(cè)試與數(shù)字電路DC測(cè)試測(cè)試（2）比較器的閾值電壓）比較器的閾值電壓有時(shí)，一個(gè)固定的參考電壓加到比較器的一個(gè)輸入端，形成有時(shí)，一個(gè)固定的參考電壓加到比較器的一個(gè)輸入端，形成一個(gè)限幅電路。輸入偏移電壓稱為閾值電壓（門限）。一個(gè)限幅電路。輸入偏移電壓稱為閾值電壓（門限）。 假設(shè)期望的閾值電壓位于假設(shè)期望的閾值電壓位于1.45V1.45V1.55V1.55V 之間，之間，SRC1SRC1輸入輸入電壓從電壓從1.45V1.

38、45V變化到變化到1.55V1.55V。當(dāng)輸入等于閾值電壓時(shí)，輸出狀態(tài)。當(dāng)輸入等于閾值電壓時(shí)，輸出狀態(tài)發(fā)生改變。發(fā)生改變。2.6 比較器比較器DC測(cè)試與數(shù)字電路測(cè)試與數(shù)字電路DC測(cè)試測(cè)試（3）比較器的遲滯線性）比較器的遲滯線性上升輸入測(cè)試條件與下降輸入測(cè)試條件上升輸入測(cè)試條件與下降輸入測(cè)試條件下，下，閾值電壓之差閾值電壓之差例例: :如圖所示的比較器連接到兩個(gè)電源電壓如圖所示的比較器連接到兩個(gè)電源電壓SRC1SRC1和和SRC2SRC2。SRC2SRC2設(shè)定設(shè)定為為1.5V1.5V，SRC1SRC1從從1.45V1.45V以以1mV1mV的步進(jìn)上升到的步進(jìn)上升到1.55V1.55V。當(dāng)輸出邏輯

39、從。當(dāng)輸出邏輯從LOLO變?yōu)樽優(yōu)镠IHI時(shí)，測(cè)量差分輸入電壓，輸入偏移電壓為時(shí)，測(cè)量差分輸入電壓，輸入偏移電壓為5mV5mV。然后，輸入。然后，輸入從從1.55V1.55V下降到下降到1.45V1.45V，輸入偏移電壓為，輸入偏移電壓為-3mV-3mV。該比較器的遲滯是。該比較器的遲滯是多少？多少？值得注意的是值得注意的是:輸入偏移電輸入偏移電壓和遲滯可能隨著不同的壓和遲滯可能隨著不同的共模輸入電壓而變化，在共模輸入電壓而變化，在特征化測(cè)試過(guò)程中，應(yīng)該特征化測(cè)試過(guò)程中，應(yīng)該確定最壞測(cè)試條件確定最壞測(cè)試條件2.6 比較器比較器DC測(cè)試與數(shù)字電路測(cè)試與數(shù)字電路DC測(cè)試測(cè)試（4）數(shù)字電路）數(shù)字電路D

40、C測(cè)試：測(cè)試：IIH/IIL 3.1節(jié)（書節(jié)（書3.2.2）中已討論過(guò)輸入漏電流，可設(shè)置）中已討論過(guò)輸入漏電流，可設(shè)置為高阻模式的數(shù)字輸出也有輸入漏電流。為高阻模式的數(shù)字輸出也有輸入漏電流。（5）數(shù)字電路數(shù)字電路DC測(cè)試：測(cè)試：VIH/VIL 數(shù)字輸入高壓（數(shù)字輸入高壓（VIH）和數(shù)字輸入低壓和數(shù)字輸入低壓（VIL）是數(shù)）是數(shù)字輸入的閾值（門限）電壓。可采用二分法搜索（字輸入的閾值（門限）電壓。可采用二分法搜索（binary search)或步踞搜索法或步踞搜索法(step search)尋找其值尋找其值。（6）數(shù)字電路數(shù)字電路DC測(cè)試：測(cè)試：VOH/VOL VOH是當(dāng)輸出為高時(shí)的最小電壓，是

41、當(dāng)輸出為高時(shí)的最小電壓，VOL是當(dāng)輸出為是當(dāng)輸出為低時(shí)的最大電壓。通?？梢圆捎渺o態(tài)或動(dòng)態(tài)兩種方式低時(shí)的最大電壓。通?？梢圆捎渺o態(tài)或動(dòng)態(tài)兩種方式測(cè)試。測(cè)試。2.6 比較器比較器DC測(cè)試與數(shù)字電路測(cè)試與數(shù)字電路DC測(cè)試測(cè)試（7）數(shù)字電路）數(shù)字電路DC測(cè)試：測(cè)試：IOH/IOL IOH是當(dāng)是當(dāng)DUT引腳輸出為高時(shí)的輸出電流，引腳輸出為高時(shí)的輸出電流，IOL是當(dāng)是當(dāng)DUT引腳輸出為低時(shí)的輸入電流。通常二極管橋電路引腳輸出為低時(shí)的輸入電流。通常二極管橋電路施加相應(yīng)的施加相應(yīng)的IOH/IOL。（8）數(shù)字電路數(shù)字電路DC測(cè)試：測(cè)試：IOSH/IOSL 數(shù)字輸出通常具有電流限制特性以實(shí)現(xiàn)輸出引腳數(shù)字輸出通常具

42、有電流限制特性以實(shí)現(xiàn)輸出引腳的短路保護(hù)。當(dāng)輸出引腳短接到地或電源時(shí)，保護(hù)電的短路保護(hù)。當(dāng)輸出引腳短接到地或電源時(shí)，保護(hù)電流會(huì)限制流入或流出引腳的電流。流會(huì)限制流入或流出引腳的電流。 IOSH是將輸出設(shè)置為高，短接到地，測(cè)量其電流。是將輸出設(shè)置為高，短接到地，測(cè)量其電流。 IOSL是是將輸出設(shè)置為低，短接到高電壓（通常為將輸出設(shè)置為低，短接到高電壓（通常為VDD，測(cè)量其電流。，測(cè)量其電流。2.6 比較器比較器DC測(cè)試與數(shù)字電路測(cè)試與數(shù)字電路DC測(cè)試測(cè)試2.7 測(cè)量精度與校準(zhǔn)測(cè)量精度與校準(zhǔn)精確性：精確性：測(cè)量的平均值和一個(gè)已知的測(cè)量的平均值和一個(gè)已知的“真實(shí)值真實(shí)值”的標(biāo)的標(biāo)準(zhǔn)樣本之間的差。測(cè)試儀

43、器與絕對(duì)標(biāo)準(zhǔn)的抑制程度通準(zhǔn)樣本之間的差。測(cè)試儀器與絕對(duì)標(biāo)準(zhǔn)的抑制程度通常表示為讀數(shù)的百分比或測(cè)量范圍（滿量程）的百分常表示為讀數(shù)的百分比或測(cè)量范圍（滿量程）的百分比。比。準(zhǔn)確性：準(zhǔn)確性：采用相同的測(cè)量條件對(duì)同一采樣重復(fù)測(cè)量獲采用相同的測(cè)量條件對(duì)同一采樣重復(fù)測(cè)量獲得的測(cè)量系統(tǒng)的變化。得的測(cè)量系統(tǒng)的變化。隨機(jī)誤差隨機(jī)誤差：由于在測(cè)定過(guò)程中一系列有關(guān)因素微小的由于在測(cè)定過(guò)程中一系列有關(guān)因素微小的隨機(jī)波動(dòng)而形成的具有相互抵償性的誤差。隨機(jī)波動(dòng)而形成的具有相互抵償性的誤差。2.7 測(cè)量精度與校準(zhǔn)測(cè)量精度與校準(zhǔn)精確性：精確性：測(cè)量的平均值和一個(gè)已知的測(cè)量的平均值和一個(gè)已知的“真實(shí)值真實(shí)值”的標(biāo)的標(biāo)準(zhǔn)樣本之

44、間的差。準(zhǔn)樣本之間的差。準(zhǔn)確性：準(zhǔn)確性：采用相同的測(cè)量條件對(duì)同一采樣重復(fù)測(cè)量獲采用相同的測(cè)量條件對(duì)同一采樣重復(fù)測(cè)量獲得的測(cè)量系統(tǒng)的變化。得的測(cè)量系統(tǒng)的變化。系統(tǒng)誤差系統(tǒng)誤差：是從一個(gè)測(cè)量到另一個(gè)測(cè)量一致出現(xiàn)的誤是從一個(gè)測(cè)量到另一個(gè)測(cè)量一致出現(xiàn)的誤差差隨機(jī)誤差隨機(jī)誤差：由于在測(cè)定過(guò)程中一系列有關(guān)因素微小的由于在測(cè)定過(guò)程中一系列有關(guān)因素微小的隨機(jī)波動(dòng)而形成的具有相互抵償性的誤差。隨機(jī)波動(dòng)而形成的具有相互抵償性的誤差。設(shè)一個(gè)放大器輸出與理想值0V相比出現(xiàn)100mV的偏移量。采用數(shù)字萬(wàn)用表重復(fù)測(cè)量獲得一系列測(cè)量結(jié)果：2.7 測(cè)量精度與校準(zhǔn)測(cè)量精度與校準(zhǔn)分辨率（量化誤差）：分辨率（量化誤差）：量化誤差是

45、由量化誤差是由ADC產(chǎn)生的從一產(chǎn)生的從一個(gè)無(wú)限可變化（連續(xù)）輸入電壓（或電流）轉(zhuǎn)換成一個(gè)無(wú)限可變化（連續(xù)）輸入電壓（或電流）轉(zhuǎn)換成一個(gè)可能數(shù)字（離散）輸出的有限集。個(gè)可能數(shù)字（離散）輸出的有限集。2.7 測(cè)量精度與校準(zhǔn)測(cè)量精度與校準(zhǔn)可重復(fù)性：可重復(fù)性：用來(lái)調(diào)試混合模擬測(cè)試程序的大部分時(shí)間用來(lái)調(diào)試混合模擬測(cè)試程序的大部分時(shí)間可能花費(fèi)在捕捉差的可重復(fù)性的各種來(lái)源?？赡芑ㄙM(fèi)在捕捉差的可重復(fù)性的各種來(lái)源。穩(wěn)定性：穩(wěn)定性：測(cè)量?jī)x器的性能隨著時(shí)間、溫度和濕度的變測(cè)量?jī)x器的性能隨著時(shí)間、溫度和濕度的變化而改變，即一系列測(cè)量隨著時(shí)間、溫度、濕度和其化而改變，即一系列測(cè)量隨著時(shí)間、溫度、濕度和其他所有隨時(shí)間變化

46、的因素而保持穩(wěn)定的能力，是對(duì)精他所有隨時(shí)間變化的因素而保持穩(wěn)定的能力，是對(duì)精確測(cè)量?jī)x器的一個(gè)基本要求確測(cè)量?jī)x器的一個(gè)基本要求相關(guān)性：相關(guān)性：相關(guān)性是采用不同硬件或軟件獲得相同測(cè)試相關(guān)性是采用不同硬件或軟件獲得相同測(cè)試的能力。相關(guān)性并不完美，根據(jù)經(jīng)驗(yàn)公式，相關(guān)誤差的能力。相關(guān)性并不完美，根據(jù)經(jīng)驗(yàn)公式，相關(guān)誤差小于最小測(cè)試下限和最大測(cè)試上限之間滿量程的小于最小測(cè)試下限和最大測(cè)試上限之間滿量程的 ?？稍偕a(chǎn)性：可再生產(chǎn)性：是在一個(gè)給定的是在一個(gè)給定的DUT上再任意時(shí)間采用上再任意時(shí)間采用設(shè)備和人員結(jié)合達(dá)到同樣測(cè)試結(jié)果的能力設(shè)備和人員結(jié)合達(dá)到同樣測(cè)試結(jié)果的能力2.7 測(cè)量精度與校準(zhǔn)測(cè)量精度與校準(zhǔn) 校準(zhǔn)

47、：校準(zhǔn)：每臺(tái)每臺(tái)ATE測(cè)試儀和臺(tái)式儀最終必須要和核心權(quán)威機(jī)構(gòu)測(cè)試儀和臺(tái)式儀最終必須要和核心權(quán)威機(jī)構(gòu)定制的標(biāo)準(zhǔn)相關(guān)定制的標(biāo)準(zhǔn)相關(guān)校準(zhǔn)分為硬件校準(zhǔn)和軟件校準(zhǔn)校準(zhǔn)分為硬件校準(zhǔn)和軟件校準(zhǔn):硬件校準(zhǔn)硬件校準(zhǔn)：是一個(gè)物理上是一個(gè)物理上“擰旋鈕擰旋鈕”的調(diào)整過(guò)程，這個(gè)過(guò)程使的調(diào)整過(guò)程，這個(gè)過(guò)程使得測(cè)試儀被調(diào)整到與校準(zhǔn)標(biāo)準(zhǔn)一致的水平。例如示波器得測(cè)試儀被調(diào)整到與校準(zhǔn)標(biāo)準(zhǔn)一致的水平。例如示波器探頭探頭經(jīng)經(jīng)常帶有一個(gè)常帶有一個(gè)可調(diào)電容可調(diào)電容，可以用來(lái)消除迅速上升的數(shù)字沿的過(guò)沖，可以用來(lái)消除迅速上升的數(shù)字沿的過(guò)沖。模擬儀表的調(diào)零旋鈕等。模擬儀表的調(diào)零旋鈕等。軟件校準(zhǔn)：軟件校準(zhǔn)：ATE測(cè)試儀可在不用調(diào)整任何物理旋鈕

48、的情況下糾測(cè)試儀可在不用調(diào)整任何物理旋鈕的情況下糾正硬件誤差，軟件校準(zhǔn)的基本思想是使儀器的理想操作從它的正硬件誤差，軟件校準(zhǔn)的基本思想是使儀器的理想操作從它的非理想狀態(tài)中分離處理，在非理想行為非理想狀態(tài)中分離處理，在非理想行為“糾正之后糾正之后”，采用軟，采用軟件中寫的數(shù)學(xué)程序，可構(gòu)造儀器的非理想操作模型。件中寫的數(shù)學(xué)程序，可構(gòu)造儀器的非理想操作模型。2.7 測(cè)量精度與校準(zhǔn)測(cè)量精度與校準(zhǔn)軟件校準(zhǔn)：軟件校準(zhǔn)：（a）采用一個(gè)理想伏特計(jì)和級(jí)聯(lián)中的非理想元）采用一個(gè)理想伏特計(jì)和級(jí)聯(lián)中的非理想元模型化伏特計(jì)；模型化伏特計(jì)；（b）采用軟件程序校準(zhǔn)非理想效應(yīng)）采用軟件程序校準(zhǔn)非理想效應(yīng)2.7 測(cè)量精度與校準(zhǔn)

49、測(cè)量精度與校準(zhǔn)軟件校準(zhǔn)：軟件校準(zhǔn)：（a）中“實(shí)際”的伏特計(jì)可模型化為兩部分級(jí)聯(lián)：（1）一個(gè)理想的伏特計(jì)，（2）一個(gè)連接它的輸入端電壓與理想伏特計(jì)測(cè)量電壓 電壓的黑盒子f(x)表示Vmeasured和VDUT 與 之間的函數(shù)關(guān)系，所以假設(shè)一個(gè)特殊行為模型，如給出一階模型： G和offset 分別表示伏特計(jì)的增益和偏移，軟件中寫的數(shù)學(xué)程序完成反函數(shù)運(yùn)算操作：2.7 測(cè)量精度與校準(zhǔn)測(cè)量精度與校準(zhǔn)軟件校準(zhǔn)：軟件校準(zhǔn)：用Vcalibrated代替 Vmeasured作為圖（b）伏特計(jì)兩端真實(shí)電壓的估計(jì)，如果精確知道f(x)，那么充分描述這個(gè)模型特性的參考電壓個(gè)數(shù)取決于這個(gè)模型的參數(shù)。對(duì)于一階模型，有兩個(gè)

50、參數(shù)G和offset，需要兩個(gè)參考電壓。伏特計(jì)中包含了一對(duì)校準(zhǔn)繼電器，把輸入連接到兩個(gè)獨(dú)立的參考電平Vref1和Vref2 ，在系統(tǒng)校準(zhǔn)過(guò)程中，測(cè)試儀關(guān)閉一個(gè)繼電器并連接伏特計(jì)到Vref1上，測(cè)量這個(gè)電壓記作 Vmeasured1，隨后，第二個(gè)參考電壓 Vref2重復(fù)以上過(guò)程并記錄讀數(shù) Vmeasured2。2.7 測(cè)量精度與校準(zhǔn)測(cè)量精度與校準(zhǔn)軟件校準(zhǔn)：軟件校準(zhǔn)：基于伏特計(jì)假設(shè)的線性模型，可寫出兩個(gè)未知方程:求出兩個(gè)模型參數(shù)為：模型參數(shù)G和offset被看做校準(zhǔn)因數(shù)，簡(jiǎn)稱cal因數(shù)。當(dāng)進(jìn)行DC測(cè)量時(shí)，可以通過(guò)下面存儲(chǔ)的校準(zhǔn)因素來(lái)糾正：2.7 測(cè)量精度與校準(zhǔn)測(cè)量精度與校準(zhǔn)聚焦校準(zhǔn)：聚焦校準(zhǔn)：聚焦

51、校準(zhǔn)就是測(cè)試程序在最開(kāi)始制定的測(cè)聚焦校準(zhǔn)就是測(cè)試程序在最開(kāi)始制定的測(cè)試方法，該過(guò)程在系統(tǒng)自動(dòng)校準(zhǔn)之后，試方法，該過(guò)程在系統(tǒng)自動(dòng)校準(zhǔn)之后，DUT測(cè)試完成測(cè)試完成之前執(zhí)行。之前執(zhí)行。采取聚焦校準(zhǔn)的原因：采取聚焦校準(zhǔn)的原因： 聚焦校準(zhǔn)就是把精確的標(biāo)準(zhǔn)從一個(gè)聚焦校準(zhǔn)就是把精確的標(biāo)準(zhǔn)從一個(gè)ATE工具（如高工具（如高精度伏特計(jì)）傳送到另一個(gè)精度稍低的工具上。精度伏特計(jì)）傳送到另一個(gè)精度稍低的工具上。 再者聚焦校準(zhǔn)也可以用于把再者聚焦校準(zhǔn)也可以用于把ATE的精確標(biāo)準(zhǔn)傳送到的精確標(biāo)準(zhǔn)傳送到未校準(zhǔn)的電路上，如未校準(zhǔn)的電路上，如DIB緩沖放大器或偏上測(cè)試電緩沖放大器或偏上測(cè)試電路。路。 最后聚焦校準(zhǔn)還可以用來(lái)存儲(chǔ)

52、那些需要至少測(cè)量最后聚焦校準(zhǔn)還可以用來(lái)存儲(chǔ)那些需要至少測(cè)量一次但是并不是每個(gè)一次但是并不是每個(gè)DUT都需要測(cè)量的值，通過(guò)都需要測(cè)量的值，通過(guò)對(duì)這種值的單次測(cè)量，然后在接下來(lái)的測(cè)試執(zhí)行對(duì)這種值的單次測(cè)量，然后在接下來(lái)的測(cè)試執(zhí)行過(guò)程中重復(fù)使用，可以充分減少測(cè)試時(shí)間。過(guò)程中重復(fù)使用，可以充分減少測(cè)試時(shí)間。測(cè)量AC增益的源端與測(cè)量端信號(hào)通道2.7 測(cè)量精度與校準(zhǔn)測(cè)量精度與校準(zhǔn)聚焦校準(zhǔn)機(jī)制：聚焦校準(zhǔn)機(jī)制：聚焦校準(zhǔn)過(guò)程隨著測(cè)量類型（增益、偏置、時(shí)域等）聚焦校準(zhǔn)過(guò)程隨著測(cè)量類型（增益、偏置、時(shí)域等）的不同而不同，而校準(zhǔn)的基本概念在任何情況下都一的不同而不同，而校準(zhǔn)的基本概念在任何情況下都一樣，校準(zhǔn)的目的在于

53、測(cè)量源端和測(cè)量通道的非理想特樣，校準(zhǔn)的目的在于測(cè)量源端和測(cè)量通道的非理想特性，然后利用軟件調(diào)節(jié)器從測(cè)量結(jié)果中提取這些特性性，然后利用軟件調(diào)節(jié)器從測(cè)量結(jié)果中提取這些特性。2.7 測(cè)量精度與校準(zhǔn)測(cè)量精度與校準(zhǔn)聚焦校準(zhǔn)機(jī)制：聚焦校準(zhǔn)機(jī)制：（a）級(jí)聯(lián)信號(hào)增益偏置特性；（b）級(jí)聯(lián)相位偏移特性；（c）級(jí)聯(lián)延遲特性2.7 測(cè)量精度與校準(zhǔn)測(cè)量精度與校準(zhǔn)聚焦校準(zhǔn)機(jī)制：聚焦校準(zhǔn)機(jī)制：系統(tǒng)校準(zhǔn)和聚焦校準(zhǔn)框圖2.7 測(cè)量精度與校準(zhǔn)測(cè)量精度與校準(zhǔn)直流偏置校準(zhǔn)：直流偏置校準(zhǔn)：測(cè)試工具或電路偏置的測(cè)量可以通過(guò)測(cè)試工具或電路偏置的測(cè)量可以通過(guò)將它的輸入設(shè)置在中間電平，然后通過(guò)觀察輸出相對(duì)將它的輸入設(shè)置在中間電平，然后通過(guò)觀察

54、輸出相對(duì)于理想情況的偏置。于理想情況的偏置。例：一個(gè)AWG需要在2.5V直流偏置的情況下產(chǎn)生一個(gè)單峰值為1.0V的正弦波。設(shè)置AWG偏置規(guī)格為10mV，但是對(duì)這次測(cè)量我們需要精度為1mV的輸入偏置。測(cè)試儀有一個(gè)高精度的DC伏特計(jì)，當(dāng)將其設(shè)置為5.0V范圍內(nèi)時(shí)，該伏特計(jì)會(huì)有100uV的誤差。試確定從AWG得到1mV直流偏置所需的校準(zhǔn)過(guò)程。2.7 測(cè)量精度與校準(zhǔn)測(cè)量精度與校準(zhǔn)假設(shè)論輸出是否有真的有正弦波，AWG都有相同的偏置，利用這一假設(shè)，可以通過(guò)產(chǎn)生并裝載一個(gè)2.5V的短波樣品將AWG設(shè)置為2.5V的直流。calibrate_AWG_offset() /*Run this routine onl

55、y once, before testing DUTs*/int i;float waveform32;for(i=O;i32;i+)waveformi=2.5;configure_AWG_to_state_XYZ( );load_and_start_AWG- waveform(waveform,32);set meter input =AWG;OffsetCal =read_meter() - 2.5V; /* i.e. actual offset - ideal offset */在這個(gè)偽代碼例子中，全局變量OffsetCal是一個(gè)校準(zhǔn)因子，它所包含的內(nèi)容在兩次程序的執(zhí)行期間是不變的。要從

56、AWG產(chǎn)生一個(gè)已校準(zhǔn)的波形，當(dāng)計(jì)算出實(shí)際要得到的DUT信號(hào)（由2.5V偏置的正弦波），從期望信號(hào)上減掉這一偏置2.7 測(cè)量精度與校準(zhǔn)測(cè)量精度與校準(zhǔn)calculate_and_load_calibrated_waveform( )int i;float waveform256;for(i=O;i256;i+)waveformi=(2.5V-OffsetCal) + sin(2.0*PI*i/256);configure_AWG_to_state_XYZ( );load_a nd_start_AWG_waveform (waveform ,256);/* . Now measure OUT res

57、ponse */波形結(jié)果應(yīng)該有一個(gè)非常接近2.5V的偏置。當(dāng)然，校準(zhǔn)的精度在于我們實(shí)際DUT測(cè)量計(jì)劃用到校準(zhǔn)測(cè)量時(shí)把AWG設(shè)置到嚴(yán)格相同條件下一般在測(cè)量DC偏置的時(shí)候，ATE測(cè)試儀上的DC伏特計(jì)精度要比AWG或數(shù)字化儀的精度高。AWG和數(shù)字化儀可能在不同的采樣頻率、濾波器設(shè)置等情況下產(chǎn)生不同的DC偏置，通過(guò)使用DC伏特計(jì)來(lái)測(cè)量特定條件下的AWG性能，而無(wú)需針對(duì)每種可能的設(shè)置而校準(zhǔn)AWG情況下把儀表的精度傳輸?shù)紸WG上。2.7 測(cè)量精度與校準(zhǔn)測(cè)量精度與校準(zhǔn)直流增益和偏置校準(zhǔn)：直流增益和偏置校準(zhǔn)：假設(shè)電路的輸入輸出DC特性由一階線性方程描述：通過(guò)采用兩個(gè)DC輸入電壓（VIN1和VIN2）并測(cè)量相應(yīng)

58、的輸出電壓（VOUT1和VOUT2）來(lái)推導(dǎo)兩個(gè)未知參數(shù)（G和offset），接下來(lái)通過(guò)下面公式計(jì)算增益和偏置了：或2.7 測(cè)量精度與校準(zhǔn)測(cè)量精度與校準(zhǔn)直流增益和偏置校準(zhǔn)：直流增益和偏置校準(zhǔn)：假設(shè)電路的輸入輸出DC特性由一階線性方程描述：通過(guò)采用兩個(gè)DC輸入電壓（VIN1和VIN2）并測(cè)量相應(yīng)的輸出電壓（VOUT1和VOUT2）來(lái)推導(dǎo)兩個(gè)未知參數(shù)（G和offset），接下來(lái)通過(guò)下面公式計(jì)算增益和偏置了：或輸入輸出變量的性質(zhì)并不需要只用伏特來(lái)表示，可以用更適當(dāng)?shù)腖SB來(lái)表示。2.7 測(cè)量精度與校準(zhǔn)測(cè)量精度與校準(zhǔn)直流增益和偏置校準(zhǔn)：直流增益和偏置校準(zhǔn)：例如一個(gè)DIB電路可能是輸出用LSB而不是用伏特

59、表示的ADC，因此它的增益就用每伏特的位數(shù)來(lái)表示，偏置就用位數(shù)表示。那么DIB電路或測(cè)量工具的增益和偏置誤差就可以用反函數(shù)方程來(lái)修正：我們很少準(zhǔn)確地知道某個(gè)電路的輸入和輸出信號(hào)的功能，因此對(duì)誤差的修正實(shí)際上只是對(duì)正確值的一個(gè)估計(jì)，為此我們引入一個(gè)叫做校準(zhǔn)信號(hào)的新變量VCALBRATEDVIN，并記為：增益和偏置就會(huì)被作為我校準(zhǔn)因子存儲(chǔ)為全局變量以備后面使用該方程。2.7 測(cè)量精度與校準(zhǔn)測(cè)量精度與校準(zhǔn)級(jí)聯(lián)直流偏置和增益校準(zhǔn)：級(jí)聯(lián)直流偏置和增益校準(zhǔn)：一系列被單獨(dú)校準(zhǔn)的電路一系列被單獨(dú)校準(zhǔn)的電路或儀器也可以通過(guò)綜合被單獨(dú)校準(zhǔn)的因素而被共同校或儀器也可以通過(guò)綜合被單獨(dú)校準(zhǔn)的因素而被共同校準(zhǔn)準(zhǔn)例如一個(gè)電

60、壓緩沖器的輸入輸出行為可被模擬為數(shù)字化儀也可以用一階線性方程模擬現(xiàn)在，如果兩個(gè)級(jí)聯(lián)，VIN-DIG=VBUF ，綜合表現(xiàn)為:2.7 測(cè)量精度與校準(zhǔn)測(cè)量精度與校準(zhǔn)級(jí)聯(lián)直流偏置和增益校準(zhǔn)：級(jí)聯(lián)直流偏置和增益校準(zhǔn)：因此，我們可認(rèn)為這個(gè)綜合電路有GDIGGBUF的增益和GDIGoffsetBUF+offsetDIG的偏置，校準(zhǔn)方程為：可以很簡(jiǎn)單的講這種方法拓展到更多級(jí)聯(lián)的情況。例如，包括3層的級(jí)聯(lián)電路，三個(gè)輸入輸出增益分別為G1、G2、G3，偏置分別為O1、O2、O3，總的增益偏置為：作業(yè)作業(yè)3.1. The output of a 10-V voltage regulator varies from

61、 9.95 V under no-load condition to 9.34V under a 10-mA maximum rated load current. What is its load regulation?3.2. The output of a 5-V voltage regulator varies from 4.86 to 4.32 V when the input voltage is changed from 14 to 6 V under a maximum load condition of 10 mA. What is its line regulation?3

62、.5. A voltage of 1.2 V is dropped across an input pin when a 100-A current is forced into the pin. Subsequently, a 1.254-V level occurs when the current is increased to 200 A. What is the input resistance?3.7. Voltages of 1.2 and 3.3 V appear at the output of an amplfi er when currents of 10 and +10

63、mA, respectively, are forced into its output. What is the output resistance?3.11. A voltmeter with an input impedance of 500 k is used to measure the DC output of an amplifi er with an output impedance of 500 k. What is the expected relative error made by this measurement?3.12. A differential amplif

64、i er has outputs of 2.4 V (OUTP) and 2.7 V (OUTN) with its input set to a VMID reference level of 2.5 V. What are the single-ended and differential offsets? The common-mode offset? (All offsets are to be measured with respect to VMID.)作業(yè)作業(yè)3.17. For the nulling amplifi er setup shown in Figure 3.19 w

65、ith R1 = 100 , R2 = 200 k, and R3 = 50 k, an SRC1 input swing of 1 V results in a 130-mV swing at the output of the nulling amplifier. What is the open-loop gain of the DUT amplifi er in V/V? What is the gain in decibels?3.20. The input of a 10 amplifi er is connected to a voltage source forcing 1.7

66、5 V. The power supply is set to 4.9 V and a voltage of 1.700 V is measured at the output of the amplifi er. The power supply voltage is then changed to 5.1 V and the output measurement changes to 1.708 V. What is the PSS? What is the PSRR if the measured gain is 9.8 V/V?3.22. An amplifi er has an expected CMRR of 85 dB. For a 1-V change in the input commonmode level, what is the expected change in the input offset voltage of this amplifier?溫馨提示：本PPT課件下載后，即可編輯修改，也可直接使用。（希望本課件對(duì)您有所幫助）