混合IC測(cè)試技術(shù)-第三章-DAC與ADC測(cè)試（PPT）

《混合IC測(cè)試技術(shù)-第三章-DAC與ADC測(cè)試（PPT）》由會(huì)員分享，可在線(xiàn)閱讀，更多相關(guān)《混合IC測(cè)試技術(shù)-第三章-DAC與ADC測(cè)試（PPT）（136頁(yè)珍藏版）》請(qǐng)?jiān)谘b配圖網(wǎng)上搜索。

1、ADC和和DAC術(shù)語(yǔ)術(shù)語(yǔ)混疊混疊根據(jù)采樣定理，超過(guò)奈奎斯特頻率的輸入信號(hào)頻率為根據(jù)采樣定理，超過(guò)奈奎斯特頻率的輸入信號(hào)頻率為“混疊混疊”頻率。也就是說(shuō)，這些頻率被頻率。也就是說(shuō)，這些頻率被“折疊折疊”或復(fù)制到奈奎斯特或復(fù)制到奈奎斯特頻率附近的其它頻譜位置。為防止混疊，必須對(duì)所有有害信頻率附近的其它頻譜位置。為防止混疊，必須對(duì)所有有害信號(hào)進(jìn)行足夠的衰減，使得號(hào)進(jìn)行足夠的衰減，使得ADC不對(duì)其進(jìn)行數(shù)字化。欠采樣時(shí)不對(duì)其進(jìn)行數(shù)字化。欠采樣時(shí)，混疊可作為一種有利條件。，混疊可作為一種有利條件。欠采樣欠采樣欠采樣技術(shù)中，欠采樣技術(shù)中，ADC采樣率低于模擬輸入頻率，該條件下將采樣率低于模擬輸入頻率，該條件

2、下將引起混疊。根據(jù)奈奎斯特定理，自然知道欠采樣將丟失信號(hào)引起混疊。根據(jù)奈奎斯特定理，自然知道欠采樣將丟失信號(hào)信息。然而，如果對(duì)輸入信號(hào)進(jìn)行正確濾波，以及正確選擇信息。然而，如果對(duì)輸入信號(hào)進(jìn)行正確濾波，以及正確選擇模擬輸入和采樣頻率，則可將包含信號(hào)信息的混疊成分從較模擬輸入和采樣頻率，則可將包含信號(hào)信息的混疊成分從較高頻率搬移至較低頻率，然后進(jìn)行轉(zhuǎn)換。該方法有效地將高頻率搬移至較低頻率，然后進(jìn)行轉(zhuǎn)換。該方法有效地將ADC用作下變頻器，將較高帶寬信號(hào)搬移到用作下變頻器，將較高帶寬信號(hào)搬移到ADC的有效帶寬的有效帶寬。要想該技術(shù)取得成功，。要想該技術(shù)取得成功，ADC跟蹤跟蹤-保持電路的帶寬必須能夠保

3、持電路的帶寬必須能夠處理預(yù)期的最高頻率信號(hào)。處理預(yù)期的最高頻率信號(hào)。ADC和和DAC術(shù)語(yǔ)術(shù)語(yǔ)孔徑延遲孔徑延遲ADC中的孔徑延遲中的孔徑延遲(tAD)是從時(shí)鐘信號(hào)的采樣沿是從時(shí)鐘信號(hào)的采樣沿(下圖下圖中為時(shí)鐘信號(hào)的上升沿中為時(shí)鐘信號(hào)的上升沿)到發(fā)生采樣時(shí)之間的時(shí)間間隔到發(fā)生采樣時(shí)之間的時(shí)間間隔。當(dāng)。當(dāng)ADC的跟蹤的跟蹤-保持切換到保持狀態(tài)時(shí)，進(jìn)行采樣。保持切換到保持狀態(tài)時(shí)，進(jìn)行采樣?？讖蕉秳?dòng)孔徑抖動(dòng)孔徑抖動(dòng)孔徑抖動(dòng) (tAJ) 是指采樣與采樣之間孔徑延遲的變化是指采樣與采樣之間孔徑延遲的變化，如圖所示。典型的，如圖所示。典型的ADC孔徑抖動(dòng)值遠(yuǎn)遠(yuǎn)小于孔徑延孔徑抖動(dòng)值遠(yuǎn)遠(yuǎn)小于孔徑延遲值。遲值。共模

4、抑制共模抑制(CMRR)共模抑制是指器件抑制兩路輸入的共模信號(hào)的能力共模抑制是指器件抑制兩路輸入的共模信號(hào)的能力。共模信號(hào)可以是交流或直流信號(hào)，或者兩者的組。共模信號(hào)可以是交流或直流信號(hào)，或者兩者的組合。共模抑制比合。共模抑制比(CMRR)是指差分信號(hào)增益與共模信是指差分信號(hào)增益與共模信號(hào)增益之比。號(hào)增益之比。CMRR通常以分貝通常以分貝(dB)為單位表示。為單位表示。串?dāng)_（串?dāng)_（Crosstalk）串?dāng)_表示每路模擬輸入與其它模擬輸入的隔離程串?dāng)_表示每路模擬輸入與其它模擬輸入的隔離程度。對(duì)于具有多路輸入通道的度。對(duì)于具有多路輸入通道的ADC，串?dāng)_指從一，串?dāng)_指從一路模擬輸入信號(hào)耦合到另一路模擬

5、輸入的信號(hào)總路模擬輸入信號(hào)耦合到另一路模擬輸入的信號(hào)總量，該值通常以分貝量，該值通常以分貝(dB)為單位表示；對(duì)于具有為單位表示；對(duì)于具有多路輸出通道的多路輸出通道的DAC，串?dāng)_是指一路，串?dāng)_是指一路DAC輸出更輸出更新時(shí)在另一路新時(shí)在另一路DAC輸出端產(chǎn)生的噪聲總量。輸出端產(chǎn)生的噪聲總量。微分非線(xiàn)性微分非線(xiàn)性(DNL)誤差誤差對(duì)于對(duì)于ADC，觸發(fā)任意兩個(gè)連續(xù)輸出編碼的模擬輸，觸發(fā)任意兩個(gè)連續(xù)輸出編碼的模擬輸入電平之差應(yīng)為入電平之差應(yīng)為1 LSB (DNL = 0)，實(shí)際電平差相，實(shí)際電平差相對(duì)于對(duì)于1 LSB的偏差被定義為的偏差被定義為DNL。對(duì)于。對(duì)于DAC，DNL誤差為連續(xù)誤差為連續(xù)DA

6、C編碼的理想與實(shí)測(cè)輸出響應(yīng)編碼的理想與實(shí)測(cè)輸出響應(yīng)之差。理想之差。理想DAC響應(yīng)的模擬輸出值應(yīng)嚴(yán)格相差一響應(yīng)的模擬輸出值應(yīng)嚴(yán)格相差一個(gè)編碼個(gè)編碼(LSB)(DNL = 0)。(DNL指標(biāo)大于或等于指標(biāo)大于或等于1LSB保證單調(diào)性。保證單調(diào)性。)積分非線(xiàn)性積分非線(xiàn)性(INL)誤差誤差對(duì)于數(shù)據(jù)轉(zhuǎn)換器，積分非線(xiàn)性對(duì)于數(shù)據(jù)轉(zhuǎn)換器，積分非線(xiàn)性(INL)是實(shí)際傳遞函是實(shí)際傳遞函數(shù)與傳遞函數(shù)直線(xiàn)的偏差。消除失調(diào)誤差和增益數(shù)與傳遞函數(shù)直線(xiàn)的偏差。消除失調(diào)誤差和增益誤差后，該直線(xiàn)為最佳擬合直線(xiàn)或傳遞函數(shù)端點(diǎn)誤差后，該直線(xiàn)為最佳擬合直線(xiàn)或傳遞函數(shù)端點(diǎn)之間的直線(xiàn)。之間的直線(xiàn)。INL往往被稱(chēng)為往往被稱(chēng)為“相對(duì)精度相對(duì)

7、精度”。數(shù)字饋通數(shù)字饋通數(shù)字饋通是指數(shù)字饋通是指DAC數(shù)字控制信號(hào)變化時(shí)，在數(shù)字控制信號(hào)變化時(shí)，在DAC輸出端產(chǎn)生的噪聲。在下圖中，輸出端產(chǎn)生的噪聲。在下圖中，DAC輸出端的饋輸出端的饋通是串行時(shí)鐘信號(hào)噪聲的結(jié)果。通是串行時(shí)鐘信號(hào)噪聲的結(jié)果。動(dòng)態(tài)范圍動(dòng)態(tài)范圍動(dòng)態(tài)范圍定義為器件本底噪聲至其規(guī)定最大輸出電動(dòng)態(tài)范圍定義為器件本底噪聲至其規(guī)定最大輸出電平之間的范圍，通常以平之間的范圍，通常以dB表示。表示。ADC的動(dòng)態(tài)范圍為的動(dòng)態(tài)范圍為ADC能夠分辨的信號(hào)幅值范圍；如果能夠分辨的信號(hào)幅值范圍；如果ADC的動(dòng)態(tài)范的動(dòng)態(tài)范圍為圍為60dB，則其可分辨的信號(hào)幅值為，則其可分辨的信號(hào)幅值為x至至1000 x。

8、對(duì)。對(duì)于通信應(yīng)用，信號(hào)強(qiáng)度變化范圍非常大，動(dòng)態(tài)范圍于通信應(yīng)用，信號(hào)強(qiáng)度變化范圍非常大，動(dòng)態(tài)范圍非常重要。如果信號(hào)太大，則會(huì)造成非常重要。如果信號(hào)太大，則會(huì)造成ADC輸入過(guò)量輸入過(guò)量程；如果信號(hào)太小，則會(huì)被淹沒(méi)在轉(zhuǎn)換器的量化噪程；如果信號(hào)太小，則會(huì)被淹沒(méi)在轉(zhuǎn)換器的量化噪聲中。聲中。全功率帶寬全功率帶寬(FPBW)ADC工作時(shí)施加的模擬輸入信號(hào)等于或接近轉(zhuǎn)換器工作時(shí)施加的模擬輸入信號(hào)等于或接近轉(zhuǎn)換器的規(guī)定滿(mǎn)幅電壓。然后將輸入頻率提高到某個(gè)頻率的規(guī)定滿(mǎn)幅電壓。然后將輸入頻率提高到某個(gè)頻率，使數(shù)字轉(zhuǎn)換結(jié)果的幅值降低，使數(shù)字轉(zhuǎn)換結(jié)果的幅值降低3dB。該輸入頻率即。該輸入頻率即為全功率帶寬。為全功率帶寬。

9、有效位數(shù)有效位數(shù)(ENOB)ENOB表示一個(gè)表示一個(gè)ADC在特定輸入頻率和采樣率下的在特定輸入頻率和采樣率下的動(dòng)態(tài)性能。理想動(dòng)態(tài)性能。理想ADC的誤差僅包含量化噪聲。當(dāng)?shù)恼`差僅包含量化噪聲。當(dāng)輸入頻率升高時(shí)，總體噪聲輸入頻率升高時(shí)，總體噪聲(尤其是失真分量尤其是失真分量)也增也增大，因此降低大，因此降低ENOB和和SINAD。滿(mǎn)幅、正弦輸入波。滿(mǎn)幅、正弦輸入波形的形的ENOB由下式計(jì)算：由下式計(jì)算：滿(mǎn)幅滿(mǎn)幅(FS)誤差誤差滿(mǎn)幅誤差為觸發(fā)跳變至滿(mǎn)幅編碼的實(shí)際值與理想滿(mǎn)幅誤差為觸發(fā)跳變至滿(mǎn)幅編碼的實(shí)際值與理想模擬滿(mǎn)幅跳變值之差。滿(mǎn)幅誤差等于模擬滿(mǎn)幅跳變值之差。滿(mǎn)幅誤差等于“失調(diào)誤差失調(diào)誤差+增益誤

10、差增益誤差”，如下圖所示。，如下圖所示。FS增益誤差增益誤差(DAC)數(shù)數(shù)/模轉(zhuǎn)換器模轉(zhuǎn)換器(DAC)的滿(mǎn)幅增益誤差為實(shí)際與理想輸出的滿(mǎn)幅增益誤差為實(shí)際與理想輸出跨距之差。實(shí)際跨距為輸入設(shè)置為全跨距之差。實(shí)際跨距為輸入設(shè)置為全1時(shí)與輸入設(shè)置時(shí)與輸入設(shè)置為全為全0時(shí)的輸出之差。所有數(shù)據(jù)轉(zhuǎn)換器的滿(mǎn)幅增益誤時(shí)的輸出之差。所有數(shù)據(jù)轉(zhuǎn)換器的滿(mǎn)幅增益誤差都與選擇用于測(cè)量增益誤差的基準(zhǔn)有關(guān)。差都與選擇用于測(cè)量增益誤差的基準(zhǔn)有關(guān)。增益誤差增益誤差A(yù)DC或或DAC的增益誤差表示實(shí)際傳遞函數(shù)的斜率與的增益誤差表示實(shí)際傳遞函數(shù)的斜率與理想傳遞函數(shù)的斜率的匹配程度。增益誤差通常表示理想傳遞函數(shù)的斜率的匹配程度。增益誤

11、差通常表示為為L(zhǎng)SB或滿(mǎn)幅范圍的百分比或滿(mǎn)幅范圍的百分比(%FSR)，可通過(guò)硬件或，可通過(guò)硬件或軟件校準(zhǔn)進(jìn)行消除。增益誤差等于滿(mǎn)幅誤差減去失調(diào)軟件校準(zhǔn)進(jìn)行消除。增益誤差等于滿(mǎn)幅誤差減去失調(diào)誤差。誤差。增益誤差漂移增益誤差漂移增益誤差漂移指環(huán)境溫度引起的增益誤差變化，通常增益誤差漂移指環(huán)境溫度引起的增益誤差變化，通常表示為表示為ppm/C。增益一致性增益一致性增益一致性表示多通道增益一致性表示多通道ADC中所有通道增益的匹配程中所有通道增益的匹配程度。為計(jì)算增益的一致性，向所有通道施加相同的輸度。為計(jì)算增益的一致性，向所有通道施加相同的輸入信號(hào)，然后記錄最大的增益偏差，通常用入信號(hào)，然后記錄最大

12、的增益偏差，通常用dB表示。表示。失調(diào)誤差失調(diào)誤差失調(diào)誤差常稱(chēng)為失調(diào)誤差常稱(chēng)為“零幅零幅”誤差，指在某個(gè)工作點(diǎn)，實(shí)際誤差，指在某個(gè)工作點(diǎn)，實(shí)際傳遞函數(shù)與理想傳遞函數(shù)的差異。對(duì)于理想數(shù)據(jù)轉(zhuǎn)換器傳遞函數(shù)與理想傳遞函數(shù)的差異。對(duì)于理想數(shù)據(jù)轉(zhuǎn)換器，第一次跳變發(fā)生在零點(diǎn)以上，第一次跳變發(fā)生在零點(diǎn)以上0.5LSB處。對(duì)于處。對(duì)于ADC，向模擬輸入端施加零幅電壓并增加，直到發(fā)生第一次跳向模擬輸入端施加零幅電壓并增加，直到發(fā)生第一次跳變；對(duì)于變；對(duì)于DAC，失調(diào)誤差為輸入編碼為全，失調(diào)誤差為輸入編碼為全0時(shí)的模擬輸時(shí)的模擬輸出。出。尖峰脈沖尖峰脈沖尖峰脈沖指尖峰脈沖指MSB跳變時(shí)在跳變時(shí)在DAC輸出端產(chǎn)生的電

13、壓瞬輸出端產(chǎn)生的電壓瞬態(tài)振蕩，通常表示為態(tài)振蕩，通常表示為nVs，等于電壓，等于電壓-時(shí)間曲線(xiàn)下方時(shí)間曲線(xiàn)下方的面積。的面積。最高有效位最高有效位(MSB)在二進(jìn)制數(shù)中，在二進(jìn)制數(shù)中，MSB為最高加權(quán)位。通常，為最高加權(quán)位。通常，MSB為為最左側(cè)的位。最左側(cè)的位。MSB跳變跳變MSB跳變跳變(中間刻度點(diǎn)中間刻度點(diǎn))時(shí)，時(shí)，MSB由低電平變?yōu)楦唠娪傻碗娖阶優(yōu)楦唠娖?，其它所有?shù)據(jù)位則由高電平變?yōu)榈碗娖剑换蛘咂剑渌袛?shù)據(jù)位則由高電平變?yōu)榈碗娖剑换蛘進(jìn)SB由高電平變?yōu)榈碗娖?，而其它?shù)據(jù)位由低電平由高電平變?yōu)榈碗娖剑渌鼣?shù)據(jù)位由低電平變?yōu)楦唠娖?。例如，變?yōu)楦唠娖?。例如?1111111變?yōu)樽優(yōu)?0

14、000000即為即為MSB跳變。跳變。MSB跳變往往產(chǎn)生最嚴(yán)重的開(kāi)關(guān)噪聲跳變往往產(chǎn)生最嚴(yán)重的開(kāi)關(guān)噪聲單調(diào)單調(diào)對(duì)于對(duì)于DAC，如果模擬輸出總是隨，如果模擬輸出總是隨DAC編碼輸入編碼輸入的增大而增大，則說(shuō)該的增大而增大，則說(shuō)該DAC是單調(diào)的；對(duì)于是單調(diào)的；對(duì)于ADC，如果數(shù)字輸出編碼總是隨模擬輸入的增，如果數(shù)字輸出編碼總是隨模擬輸入的增大而增大，則說(shuō)該大而增大，則說(shuō)該ADC是單調(diào)的。如果轉(zhuǎn)換器是單調(diào)的。如果轉(zhuǎn)換器的的DNL誤差不大于誤差不大于1LSB，則能夠保證單調(diào)。，則能夠保證單調(diào)。諧波諧波周期信號(hào)的諧波為信號(hào)基頻整數(shù)倍的正弦分量。周期信號(hào)的諧波為信號(hào)基頻整數(shù)倍的正弦分量。量化誤差量化誤差對(duì)于

15、對(duì)于ADC，量化誤差定義為實(shí)際模擬輸入與表示該值的數(shù)，量化誤差定義為實(shí)際模擬輸入與表示該值的數(shù)字編碼之間的差異字編碼之間的差異。分辨率分辨率ADC分辨率為用于表示模擬輸入信號(hào)的位數(shù)。為了更準(zhǔn)確地分辨率為用于表示模擬輸入信號(hào)的位數(shù)。為了更準(zhǔn)確地復(fù)現(xiàn)模擬信號(hào)，就必須提高分辨率。使用較高分辨率的復(fù)現(xiàn)模擬信號(hào)，就必須提高分辨率。使用較高分辨率的ADC也降低量化誤差。對(duì)于也降低量化誤差。對(duì)于DAC，分辨率與此類(lèi)似：，分辨率與此類(lèi)似：DAC的分辨的分辨率越高，增大編碼時(shí)在模擬輸出端產(chǎn)生的步進(jìn)越小。率越高，增大編碼時(shí)在模擬輸出端產(chǎn)生的步進(jìn)越小。有效值有效值(RMS)交流波形的交流波形的RMS值為有效直流值或

16、該信號(hào)的等效直流信號(hào)。值為有效直流值或該信號(hào)的等效直流信號(hào)。計(jì)算交流波形的計(jì)算交流波形的RMS值時(shí)，先對(duì)交流波形進(jìn)行平方以及時(shí)間值時(shí)，先對(duì)交流波形進(jìn)行平方以及時(shí)間平均，然后取其平方根。對(duì)于正弦波，平均，然后取其平方根。對(duì)于正弦波，RMS值為峰值的值為峰值的 0.707倍，也就是峰倍，也就是峰-峰值的峰值的0.354倍。倍。信噪比信噪比(SNR)信噪比信噪比(SNR)是給定時(shí)間點(diǎn)有用信號(hào)幅度與噪聲幅度之比是給定時(shí)間點(diǎn)有用信號(hào)幅度與噪聲幅度之比，該值越大越好。對(duì)于由數(shù)字采樣完美重構(gòu)的波形，理論，該值越大越好。對(duì)于由數(shù)字采樣完美重構(gòu)的波形，理論上的最大上的最大SNR為滿(mǎn)幅模擬輸入為滿(mǎn)幅模擬輸入(RM

17、S值值)與與RMS量化誤差量化誤差(剩余誤差剩余誤差)之比。理想情況下，理論上的最小之比。理想情況下，理論上的最小ADC噪聲僅噪聲僅包含量化誤差，并直接由包含量化誤差，并直接由ADC的分辨率的分辨率(N位位)確定：確定：除量化噪聲外，實(shí)際除量化噪聲外，實(shí)際ADC也產(chǎn)生熱噪聲、基準(zhǔn)噪聲也產(chǎn)生熱噪聲、基準(zhǔn)噪聲、時(shí)鐘抖動(dòng)等、時(shí)鐘抖動(dòng)等比例測(cè)量比例測(cè)量施加至施加至ADC電壓基準(zhǔn)輸入的電壓不是恒定電壓，而是電壓基準(zhǔn)輸入的電壓不是恒定電壓，而是與施加至變送器與施加至變送器(即負(fù)載單元或電橋即負(fù)載單元或電橋)的信號(hào)成比例。的信號(hào)成比例。這種類(lèi)型的測(cè)量稱(chēng)為比例測(cè)量，它消除了基準(zhǔn)電壓變這種類(lèi)型的測(cè)量稱(chēng)為比例測(cè)量

18、，它消除了基準(zhǔn)電壓變化引起的所有誤差。下圖中使用電阻橋的方法就是比化引起的所有誤差。下圖中使用電阻橋的方法就是比例測(cè)量的一個(gè)例子。例測(cè)量的一個(gè)例子。無(wú)雜散動(dòng)態(tài)范圍無(wú)雜散動(dòng)態(tài)范圍(SFDR)無(wú)雜散動(dòng)態(tài)范圍無(wú)雜散動(dòng)態(tài)范圍(SFDR)是基波是基波(信號(hào)成分最大值信號(hào)成分最大值)RMS幅值與第二大雜散成份幅值與第二大雜散成份(不包含直流失調(diào)不包含直流失調(diào))的的RMS值之比值之比。SFDR以相對(duì)于載波的分貝以相對(duì)于載波的分貝(dBc)表示。表示。總諧波失真總諧波失真(THD)THD測(cè)量信號(hào)的失真成分，用相對(duì)于基波的分貝測(cè)量信號(hào)的失真成分，用相對(duì)于基波的分貝(dB)表表示。對(duì)于示。對(duì)于ADC，總諧波失真，

19、總諧波失真(THD)是所選輸入信號(hào)諧波是所選輸入信號(hào)諧波的的RMS之和與基波之比。測(cè)量時(shí)，只有在奈奎斯特限之和與基波之比。測(cè)量時(shí)，只有在奈奎斯特限值之內(nèi)的諧波被包含在內(nèi)。值之內(nèi)的諧波被包含在內(nèi)。二進(jìn)制補(bǔ)碼編碼二進(jìn)制補(bǔ)碼編碼二進(jìn)制補(bǔ)碼編碼方法用于正數(shù)和負(fù)數(shù)編碼，簡(jiǎn)化加法和減二進(jìn)制補(bǔ)碼編碼方法用于正數(shù)和負(fù)數(shù)編碼，簡(jiǎn)化加法和減法計(jì)算。該編碼方法中，法計(jì)算。該編碼方法中，-2的的8位表示法為位表示法為11111110，+2的表示法為的表示法為00000010。帶符號(hào)二進(jìn)制編碼帶符號(hào)二進(jìn)制編碼帶符號(hào)二進(jìn)制編碼方法中，帶符號(hào)二進(jìn)制編碼方法中，MSB表示二進(jìn)制數(shù)的符號(hào)表示二進(jìn)制數(shù)的符號(hào)(正或正或負(fù)負(fù))。所以

20、，。所以，-2的的8位表示法為位表示法為10000010，+2的表示法為的表示法為00000010。偏移二進(jìn)制編碼偏移二進(jìn)制編碼偏移二進(jìn)制是一種常用于雙極性信號(hào)的編碼方法。在偏移偏移二進(jìn)制是一種常用于雙極性信號(hào)的編碼方法。在偏移二進(jìn)制編碼中，負(fù)向最大值二進(jìn)制編碼中，負(fù)向最大值(負(fù)向滿(mǎn)幅值負(fù)向滿(mǎn)幅值)用全用全0 (00.000)表示，正向最大值表示，正向最大值(正向滿(mǎn)幅值正向滿(mǎn)幅值)用全用全1 (11.111)表示。零表示。零幅由一個(gè)幅由一個(gè)1 (MSB)后邊跟全后邊跟全0 (10.000)表示。該方法與標(biāo)表示。該方法與標(biāo)準(zhǔn)二進(jìn)制類(lèi)似，后者常用于單極性信號(hào)準(zhǔn)二進(jìn)制類(lèi)似，后者常用于單極性信號(hào)(參見(jiàn)

21、二進(jìn)制編碼，參見(jiàn)二進(jìn)制編碼，單極性單極性)。3.1 轉(zhuǎn)換器測(cè)試基礎(chǔ)轉(zhuǎn)換器測(cè)試基礎(chǔ)3.2 DAC結(jié)構(gòu)結(jié)構(gòu)3.3 DAC的的DC與轉(zhuǎn)換特性測(cè)試與轉(zhuǎn)換特性測(cè)試3.4 DAC動(dòng)態(tài)特性測(cè)試動(dòng)態(tài)特性測(cè)試3.5 ADC結(jié)構(gòu)結(jié)構(gòu)3.6 ADC代碼邊沿測(cè)試代碼邊沿測(cè)試3.7 ADC的的DC與轉(zhuǎn)換特性測(cè)試與轉(zhuǎn)換特性測(cè)試3.8 ADC的動(dòng)態(tài)特性測(cè)試的動(dòng)態(tài)特性測(cè)試2021-8-123.1.1 DAC and ADC 原理原理3.1轉(zhuǎn)換器測(cè)試基礎(chǔ)轉(zhuǎn)換器測(cè)試基礎(chǔ)解碼解碼3.1.1 DAC and ADC 原理原理3.1轉(zhuǎn)換器測(cè)試基礎(chǔ)轉(zhuǎn)換器測(cè)試基礎(chǔ)編碼編碼3.1.2 DAC和和ADC的比較的比較3.1轉(zhuǎn)換器測(cè)試基礎(chǔ)轉(zhuǎn)換器測(cè)

22、試基礎(chǔ)DAC僅產(chǎn)生單一僅產(chǎn)生單一輸出電壓輸出電壓ADC每一個(gè)輸出碼可以對(duì)應(yīng)每一個(gè)輸出碼可以對(duì)應(yīng)一段線(xiàn)，即多個(gè)不同的電壓一段線(xiàn)，即多個(gè)不同的電壓 DAC結(jié)構(gòu)結(jié)構(gòu):二進(jìn)制加權(quán)結(jié)構(gòu)、電阻分壓結(jié)構(gòu)、脈沖二進(jìn)制加權(quán)結(jié)構(gòu)、電阻分壓結(jié)構(gòu)、脈沖寬度調(diào)制結(jié)構(gòu)、脈沖密度調(diào)制結(jié)構(gòu)（寬度調(diào)制結(jié)構(gòu)、脈沖密度調(diào)制結(jié)構(gòu)（-DAC）等。）等。此外，還有混合結(jié)構(gòu)此外，還有混合結(jié)構(gòu)DAC，如多位，如多位-DAC和分段電和分段電阻分壓阻分壓DAC。每種結(jié)構(gòu)的。每種結(jié)構(gòu)的DAC都有各自獨(dú)特的優(yōu)缺點(diǎn)都有各自獨(dú)特的優(yōu)缺點(diǎn)，同時(shí)，同時(shí)DAC在系統(tǒng)中的用途也影響它的測(cè)試策略。在系統(tǒng)中的用途也影響它的測(cè)試策略。3.2DAC結(jié)構(gòu)結(jié)構(gòu)電阻分壓電阻

23、分壓DAC：最簡(jiǎn)單的最簡(jiǎn)單的DAC結(jié)構(gòu)結(jié)構(gòu)3.2DAC結(jié)構(gòu)結(jié)構(gòu) 雖然電阻分壓雖然電阻分壓DAC結(jié)構(gòu)簡(jiǎn)單明了，但是在高分辨率的結(jié)構(gòu)簡(jiǎn)單明了，但是在高分辨率的DAC中，并中，并沒(méi)什么吸引力，因?yàn)闆](méi)什么吸引力，因?yàn)镈AC的分辨率增加一位，需要增加一倍的電的分辨率增加一位，需要增加一倍的電阻和模擬開(kāi)關(guān)。例如阻和模擬開(kāi)關(guān)。例如12位電阻分壓位電阻分壓DAC需要需要4095個(gè)電阻和個(gè)電阻和4096個(gè)個(gè)開(kāi)關(guān)。開(kāi)關(guān)。電阻分壓電阻分壓DAC：3.2DAC結(jié)構(gòu)結(jié)構(gòu)高分辨率電阻分壓高分辨率電阻分壓DAC需要硅面積太大需要硅面積太大電阻分壓電阻分壓DAC固有的單調(diào)性及良好的固有的單調(diào)性及良好的線(xiàn)性，線(xiàn)性，便于設(shè)計(jì)便于

24、設(shè)計(jì)低分辨率轉(zhuǎn)換器低分辨率轉(zhuǎn)換器在合理的誤差容限內(nèi)，驅(qū)動(dòng)鏈中的電阻在合理的誤差容限內(nèi)，驅(qū)動(dòng)鏈中的電阻可以被精確制造，可以被精確制造，因此因此DNL性能很好性能很好優(yōu)點(diǎn)優(yōu)點(diǎn)獲得傳統(tǒng)獲得傳統(tǒng)DAC轉(zhuǎn)換曲線(xiàn)所花費(fèi)的測(cè)試時(shí)轉(zhuǎn)換曲線(xiàn)所花費(fèi)的測(cè)試時(shí)間間長(zhǎng)長(zhǎng)缺點(diǎn)缺點(diǎn)二進(jìn)制加權(quán)二進(jìn)制加權(quán)DAC：如果分辨率超過(guò)如果分辨率超過(guò)6位或者位或者7位，相對(duì)于電位，相對(duì)于電阻分壓阻分壓DAC，二進(jìn)制加權(quán)，二進(jìn)制加權(quán)DAC對(duì)硅面積的利用率更高。對(duì)硅面積的利用率更高。3.2DAC結(jié)構(gòu)結(jié)構(gòu)3.2 DAC結(jié)構(gòu)結(jié)構(gòu)上圖所示的電壓模式二進(jìn)制加權(quán)電阻上圖所示的電壓模式二進(jìn)制加權(quán)電阻DAC是最簡(jiǎn)單的是最簡(jiǎn)單的DAC示例。然而，該示例。然

25、而，該DAC本身不具單調(diào)性，而且實(shí)際本身不具單調(diào)性，而且實(shí)際上難以成功制造并實(shí)現(xiàn)高分辨率。此外，電壓模式二上難以成功制造并實(shí)現(xiàn)高分辨率。此外，電壓模式二進(jìn)制進(jìn)制DAC的輸出阻抗會(huì)隨著輸入代碼的不同而改變。的輸出阻抗會(huì)隨著輸入代碼的不同而改變。 電流模式二進(jìn)制電流模式二進(jìn)制DAC如下圖如下圖A(基于電阻基于電阻)和下圖和下圖B(基于基于電流源電流源)所示。這種所示。這種N位位DAC由比例為由比例為1:2:4:8:.:2N1的的N個(gè)加權(quán)電流源組成，電流源則可以個(gè)加權(quán)電流源組成，電流源則可以?xún)H由電阻和基準(zhǔn)電壓源構(gòu)成。僅由電阻和基準(zhǔn)電壓源構(gòu)成。 LSB開(kāi)關(guān)開(kāi)關(guān)1/2N1電流，電流， MSB開(kāi)關(guān)開(kāi)關(guān)1電

26、流，如此等等。原理很簡(jiǎn)單電流，如此等等。原理很簡(jiǎn)單，但要想制造一個(gè)尺寸合理的，但要想制造一個(gè)尺寸合理的IC，實(shí)際困難很大。，實(shí)際困難很大。 3.2 DAC結(jié)構(gòu)結(jié)構(gòu)3.2 DAC結(jié)構(gòu)結(jié)構(gòu)3.2 DAC結(jié)構(gòu)結(jié)構(gòu)4-bit R/2R電阻階梯DAC二進(jìn)制加權(quán)二進(jìn)制加權(quán)DAC：二進(jìn)制加權(quán)二進(jìn)制加權(quán)DAC是基于二進(jìn)制加權(quán)是基于二進(jìn)制加權(quán)的電流或電壓的和的電流或電壓的和3.2 DAC結(jié)構(gòu)結(jié)構(gòu)例如，電流開(kāi)關(guān)DAC中的電流值被設(shè)為二進(jìn)制加權(quán)值，I、2*I、4*I、8*I等，最小的電流等于0，而最大電流等于（2N-1)*I，其中N為DAC輸入編碼位數(shù)。二進(jìn)制加權(quán)二進(jìn)制加權(quán)DAC優(yōu)點(diǎn)：優(yōu)點(diǎn)：3.2 DAC結(jié)構(gòu)結(jié)構(gòu)第

27、一，能夠有效利用硅的面積，如對(duì)于第一，能夠有效利用硅的面積，如對(duì)于9位電流驅(qū)動(dòng)位電流驅(qū)動(dòng)DAC僅僅比僅僅比8位電流驅(qū)動(dòng)位電流驅(qū)動(dòng)DAC多一個(gè)電流源和開(kāi)關(guān)。多一個(gè)電流源和開(kāi)關(guān)。第二，二進(jìn)制加權(quán)結(jié)構(gòu)可以采用主載波測(cè)試方法，與第二，二進(jìn)制加權(quán)結(jié)構(gòu)可以采用主載波測(cè)試方法，與采用全碼測(cè)試相比可以減少采用全碼測(cè)試相比可以減少DNL和和INL的測(cè)試時(shí)間。的測(cè)試時(shí)間。脈寬調(diào)節(jié)（脈寬調(diào)節(jié)（PWM）DAC：采用可以調(diào)節(jié)占空比的高采用可以調(diào)節(jié)占空比的高頻脈沖調(diào)節(jié)輸出電壓，占空比控制頻脈沖調(diào)節(jié)輸出電壓，占空比控制1位位DAC在在 VFS+、VFS-電壓值上占用的時(shí)間。電壓值上占用的時(shí)間。3.2 DAC結(jié)構(gòu)結(jié)構(gòu)如果占空

28、比為50%，那么1位DAC濾波輸出結(jié)果將穩(wěn)定在VFS+、VFS-的中點(diǎn)值上。如果占空比位100%，輸出電壓降等于VFS+，而當(dāng)占空比為0%時(shí)輸出電壓將等于VFS-。脈寬調(diào)節(jié)（脈寬調(diào)節(jié)（PWM）DAC3.2 DAC結(jié)構(gòu)結(jié)構(gòu)PWM結(jié)構(gòu)是通過(guò)模擬電路生成變化的占空比，因此并結(jié)構(gòu)是通過(guò)模擬電路生成變化的占空比，因此并不能保證此類(lèi)電路的單調(diào)性，有賴(lài)于模擬電路的運(yùn)行不能保證此類(lèi)電路的單調(diào)性，有賴(lài)于模擬電路的運(yùn)行，INL是所有的是所有的PWM DAC潛在弱點(diǎn)。潛在弱點(diǎn)。本質(zhì)上，本質(zhì)上，PWM DAC與電阻分壓與電阻分壓DAC是相似的是相似的PWM DAC一般用于低成本低分辨率，并不過(guò)分強(qiáng)調(diào)質(zhì)量的一般用于低成

29、本低分辨率，并不過(guò)分強(qiáng)調(diào)質(zhì)量的地方。地方。 DAC:采用噪聲整形算法，即將采用噪聲整形算法，即將1位位DAC的量化噪的量化噪聲移到高頻部分，實(shí)現(xiàn)主時(shí)鐘頻率的降低。噪聲整形算聲移到高頻部分，實(shí)現(xiàn)主時(shí)鐘頻率的降低。噪聲整形算法減少了重構(gòu)信號(hào)低頻頻譜中的噪聲成分。法減少了重構(gòu)信號(hào)低頻頻譜中的噪聲成分。3.2 DAC結(jié)構(gòu)結(jié)構(gòu) DAC:采用純數(shù)字電路控制脈沖寬度的采用純數(shù)字電路控制脈沖寬度的PWM DAC，高分辨率的，高分辨率的DAC要求高頻時(shí)鐘驅(qū)動(dòng)計(jì)數(shù)器來(lái)控制數(shù)要求高頻時(shí)鐘驅(qū)動(dòng)計(jì)數(shù)器來(lái)控制數(shù)字脈沖（如占空比）。字脈沖（如占空比）。 結(jié)構(gòu)結(jié)構(gòu)解決解決了了調(diào)制率調(diào)制率問(wèn)題問(wèn)題3.2 DAC結(jié)構(gòu)結(jié)構(gòu)混合混合

30、DAC:許多許多DAC并不能歸入以上討論的并不能歸入以上討論的DAC結(jié)構(gòu)中結(jié)構(gòu)中，相反它們的結(jié)構(gòu)是兩種甚至更多以上基本結(jié)構(gòu)的混合，相反它們的結(jié)構(gòu)是兩種甚至更多以上基本結(jié)構(gòu)的混合。3.2 DAC結(jié)構(gòu)結(jié)構(gòu) DAC就可以采用電阻分壓多位就可以采用電阻分壓多位DAC代替一位代替一位DAC，這樣可以降低量化噪聲進(jìn)而得到更好性能，這樣可以降低量化噪聲進(jìn)而得到更好性能，當(dāng)然這個(gè)多位當(dāng)然這個(gè)多位DAC還可以采用還可以采用PWM DAC代替電阻分代替電阻分壓壓DAC形成另一種混合設(shè)計(jì)。形成另一種混合設(shè)計(jì)。另一類(lèi)混合另一類(lèi)混合DAC就是分段就是分段DAC，它將兩個(gè)電阻分壓，它將兩個(gè)電阻分壓DAC組合到一個(gè)組合到一

31、個(gè)DAC中。中。3.3 DAC的的DC與轉(zhuǎn)換特性測(cè)試與轉(zhuǎn)換特性測(cè)試3.3.1 編碼相關(guān)參數(shù)編碼相關(guān)參數(shù) DAC規(guī)格有時(shí)表現(xiàn)為對(duì)于具體數(shù)字碼的具體電壓規(guī)格有時(shí)表現(xiàn)為對(duì)于具體數(shù)字碼的具體電壓。如。如8位補(bǔ)碼位補(bǔ)碼DAC也許要求當(dāng)數(shù)字碼為也許要求當(dāng)數(shù)字碼為-128時(shí)電壓值時(shí)電壓值為為1.37V10mV，而當(dāng)數(shù)字碼為，而當(dāng)數(shù)字碼為+127時(shí)電壓值為時(shí)電壓值為2.635V10mV 一般地，編碼相關(guān)參數(shù)包括最大量程（一般地，編碼相關(guān)參數(shù)包括最大量程（VFS+）電壓）電壓、最小量程（、最小量程（VFS-）電壓和中間電壓（）電壓和中間電壓（VMS ）。）。在雙端在雙端DAC中，中間電壓一般為中，中間電壓一般為

32、0V；在單端；在單端DAC中中，中間電壓一般為，中間電壓一般為VDD/2（單一電源時(shí)）。（單一電源時(shí)）。最小量程電壓一般用最小量程電壓一般用VFS-來(lái)表示，但必須注意，這個(gè)來(lái)表示，但必須注意，這個(gè)電壓不一定為負(fù)值。電壓不一定為負(fù)值。3.3 DAC的的DC與轉(zhuǎn)換特性測(cè)試與轉(zhuǎn)換特性測(cè)試3.3.2 滿(mǎn)量程滿(mǎn)量程 指指DAC可以測(cè)量的最大量程可以測(cè)量的最大量程VFS+與最小量程與最小量程VFS-之之差。測(cè)出最大量程差。測(cè)出最大量程 和最小量程和最小量程 ，二者相減即可獲得，二者相減即可獲得滿(mǎn)量程值：滿(mǎn)量程值：3.3 DAC的的DC與轉(zhuǎn)換特性測(cè)試與轉(zhuǎn)換特性測(cè)試3.3.3 DC增益、增益誤差、偏移和偏移誤

33、差增益、增益誤差、偏移和偏移誤差DAC增益和偏移更準(zhǔn)增益和偏移更準(zhǔn)確的定義方法是：首確的定義方法是：首先計(jì)算所有輸出點(diǎn)的先計(jì)算所有輸出點(diǎn)的最佳擬合直線(xiàn)，然后最佳擬合直線(xiàn)，然后計(jì)算最佳擬合直線(xiàn)的計(jì)算最佳擬合直線(xiàn)的增益和偏移。增益和偏移。3.3 DAC的的DC與轉(zhuǎn)換特性測(cè)試與轉(zhuǎn)換特性測(cè)試DC增益增益最佳擬合直線(xiàn)是指理想輸出采樣電壓與實(shí)際輸出采樣電壓間最佳擬合直線(xiàn)是指理想輸出采樣電壓與實(shí)際輸出采樣電壓間的方差最小的直線(xiàn)。的方差最小的直線(xiàn)。對(duì)一個(gè)采樣集對(duì)一個(gè)采樣集s(s(i i) ) , ,i i=0,1,N-1=0,1,N-1，N N為采樣數(shù)目，利用斜為采樣數(shù)目，利用斜率（率（DACDAC增益）和零

34、點(diǎn)偏移（增益）和零點(diǎn)偏移（offsetoffset）我們可以得到最佳擬）我們可以得到最佳擬合直線(xiàn)，它是一標(biāo)準(zhǔn)的線(xiàn)性方程：合直線(xiàn)，它是一標(biāo)準(zhǔn)的線(xiàn)性方程：3.3 DAC的的DC與轉(zhuǎn)換特性測(cè)試與轉(zhuǎn)換特性測(cè)試DC增益增益可采用可采用MATLABMATLAB程序來(lái)計(jì)算：程序來(lái)計(jì)算：% 向量向量S記錄記錄DAC輸出電壓輸出電壓% 初始化初始化k1=0; k2=0; k3=0; k4=0;N=length(S);% 進(jìn)行最適應(yīng)分析進(jìn)行最適應(yīng)分析for i=O:N-1,k1 = k1 + i;k2 = k2 + S(i+1);k3 = k3 + i*i;k4 = k4 + i*S(i+1);endGain =

35、 (N*k4 -k1*k2) / (N*k3 -k1*k1);Offset =k2/N-Gain * (k1/N);for i=O:N-1,Best_fit_line(i+1) =Gain*i + Offset;end3.3 DAC的的DC與轉(zhuǎn)換特性測(cè)試與轉(zhuǎn)換特性測(cè)試增益誤差增益誤差最佳擬合直線(xiàn)計(jì)算出來(lái)的零點(diǎn)偏移并不依賴(lài)于單一碼值最佳擬合直線(xiàn)計(jì)算出來(lái)的零點(diǎn)偏移并不依賴(lài)于單一碼值，不像中間電壓法，最佳擬合直線(xiàn)法零點(diǎn)偏移代表著全，不像中間電壓法，最佳擬合直線(xiàn)法零點(diǎn)偏移代表著全部采樣點(diǎn)的偏移。部采樣點(diǎn)的偏移。零點(diǎn)偏移零點(diǎn)偏移:為最佳擬合直線(xiàn)在為最佳擬合直線(xiàn)在y軸上截距對(duì)應(yīng)的電壓值軸上截距對(duì)應(yīng)的電壓值

36、對(duì)于無(wú)符號(hào)二進(jìn)制對(duì)于無(wú)符號(hào)二進(jìn)制DACDAC，零點(diǎn)偏移對(duì)應(yīng)著，零點(diǎn)偏移對(duì)應(yīng)著MATLABMATLAB程序中的程序中的Best_fit_lineBest_fit_line(1)(1)。但對(duì)于補(bǔ)碼。但對(duì)于補(bǔ)碼DACDAC，Best_fit_lineBest_fit_line(1)(1)對(duì)應(yīng)對(duì)應(yīng)著著DACDAC的的V VFS-FS-，并不是對(duì)應(yīng)于，并不是對(duì)應(yīng)于DACDAC編碼編碼0 0。3.3 DAC的的DC與轉(zhuǎn)換特性測(cè)試與轉(zhuǎn)換特性測(cè)試?yán)?：4位補(bǔ)碼位補(bǔ)碼DAC編碼編碼-8到到+7,對(duì)應(yīng)電壓如下：對(duì)應(yīng)電壓如下：轉(zhuǎn)換曲線(xiàn)如圖所示，理想轉(zhuǎn)換曲線(xiàn)如圖所示，理想DAC編碼編碼0對(duì)應(yīng)的輸出為對(duì)應(yīng)的輸出為0V

37、，理想增益為，理想增益為100mV/bit，計(jì)算，計(jì)算DAC增益、增益增益、增益誤差、零點(diǎn)偏移、零點(diǎn)偏移誤差。誤差、零點(diǎn)偏移、零點(diǎn)偏移誤差。3.3 DAC的的DC與轉(zhuǎn)換特性測(cè)試與轉(zhuǎn)換特性測(cè)試解：采用解：采用MATLABMATLAB程序計(jì)算增益和零點(diǎn)偏移，得到直線(xiàn)增益為程序計(jì)算增益和零點(diǎn)偏移，得到直線(xiàn)增益為109.34mV/bit109.34mV/bit，零點(diǎn)偏移為，零點(diǎn)偏移為-797.64mV-797.64mV。4 4位補(bǔ)碼位補(bǔ)碼DACDAC，零點(diǎn)偏移等于直線(xiàn)的偏移，并不等于編碼，零點(diǎn)偏移等于直線(xiàn)的偏移，并不等于編碼-8-8對(duì)對(duì)應(yīng)的輸出值。應(yīng)的輸出值。DACDAC的零點(diǎn)偏移可以通過(guò)最佳擬合直線(xiàn)

38、在編碼的零點(diǎn)偏移可以通過(guò)最佳擬合直線(xiàn)在編碼0 0時(shí)對(duì)應(yīng)的輸出得到，此時(shí)，時(shí)對(duì)應(yīng)的輸出得到，此時(shí)，MATLABMATLAB程序中程序中i i=8=83.3 DAC的的DC與轉(zhuǎn)換特性測(cè)試與轉(zhuǎn)換特性測(cè)試最低有效位（最低有效位（LSB）定義為定義為DAC轉(zhuǎn)換曲線(xiàn)的平均步長(zhǎng)轉(zhuǎn)換曲線(xiàn)的平均步長(zhǎng)，等于，等于DAC的增益，單位為的增益，單位為V/bit?？梢酝ㄟ^(guò)將滿(mǎn)量程除以轉(zhuǎn)換編碼間隔數(shù)得到可以通過(guò)將滿(mǎn)量程除以轉(zhuǎn)換編碼間隔數(shù)得到LSB的近的近似值，更為精確的方法是測(cè)量最佳擬合直線(xiàn)的增益。似值，更為精確的方法是測(cè)量最佳擬合直線(xiàn)的增益。DC PSS:DAC直流電壓源靈敏度（直流電壓源靈敏度（PSS）通過(guò)將一）通過(guò)

39、將一個(gè)輸入碼固定，測(cè)量電源電壓輸入到輸出的增益得到個(gè)輸入碼固定，測(cè)量電源電壓輸入到輸出的增益得到DAC正滿(mǎn)量程和負(fù)滿(mǎn)量程處有最壞的PSS，因?yàn)檫@時(shí)DAC的輸出直接依賴(lài)于電源電壓。當(dāng)定義DAC的特征參數(shù)時(shí)，應(yīng)當(dāng)采用最壞情況下的PSS。3.3 DAC的的DC與轉(zhuǎn)換特性測(cè)試與轉(zhuǎn)換特性測(cè)試絕對(duì)誤差絕對(duì)誤差:理想的理想的DAC的轉(zhuǎn)換特性曲線(xiàn)應(yīng)該是相鄰輸?shù)霓D(zhuǎn)換特性曲線(xiàn)應(yīng)該是相鄰輸出電壓之間的間隔等于最低有效位的大小出電壓之間的間隔等于最低有效位的大小絕對(duì)絕對(duì)LSB:DAC實(shí)際輸出曲線(xiàn)減去實(shí)際輸出曲線(xiàn)減去DAC理想的輸出曲理想的輸出曲線(xiàn)就得到絕對(duì)誤差，將絕對(duì)誤差除以理想的線(xiàn)就得到絕對(duì)誤差，將絕對(duì)誤差除以理想

40、的LSB電壓電壓值（值（ VLSB）第第i個(gè)輸入碼對(duì)應(yīng)的理想和實(shí)際輸出電壓分別為個(gè)輸入碼對(duì)應(yīng)的理想和實(shí)際輸出電壓分別為SIDEAL(i)和和S(i)，這時(shí)得到轉(zhuǎn)換曲線(xiàn)的規(guī)格化絕對(duì)誤差，這時(shí)得到轉(zhuǎn)換曲線(xiàn)的規(guī)格化絕對(duì)誤差 S(i):3.3 DAC的的DC與轉(zhuǎn)換特性測(cè)試與轉(zhuǎn)換特性測(cè)試?yán)?：假設(shè)理想的增益為：假設(shè)理想的增益為100mV/LSB，理想的，理想的編碼編碼0對(duì)應(yīng)的對(duì)應(yīng)的偏移為偏移為0V，計(jì)算例，計(jì)算例1中中4位位DAC的絕對(duì)增益誤的絕對(duì)增益誤差曲線(xiàn)，用差曲線(xiàn)，用LSB表示。表示。解：理想DAC的值依次為 。用實(shí)際值減去理想值，可以得到以下絕對(duì)電壓誤差：3.3 DAC的的DC與轉(zhuǎn)換特性測(cè)試與

41、轉(zhuǎn)換特性測(cè)試最大絕對(duì)誤差電壓為最大絕對(duì)誤差電壓為+170mV+170mV，最小絕對(duì)誤差電壓為，最小絕對(duì)誤差電壓為-25mV-25mV。將每個(gè)值除以理想的將每個(gè)值除以理想的LSBLSB（100mV100mV），得到規(guī)格化曲線(xiàn)。），得到規(guī)格化曲線(xiàn)。圖中最大和最小的絕對(duì)誤差分別為圖中最大和最小的絕對(duì)誤差分別為+1.7LSB+1.7LSB和和-0.25LSB-0.25LSB。對(duì)于高精度對(duì)于高精度DAC絕對(duì)誤差電壓測(cè)試經(jīng)常被增益、零點(diǎn)偏移、線(xiàn)絕對(duì)誤差電壓測(cè)試經(jīng)常被增益、零點(diǎn)偏移、線(xiàn)性測(cè)試代替。性測(cè)試代替。3.3 DAC的的DC與轉(zhuǎn)換特性測(cè)試與轉(zhuǎn)換特性測(cè)試單調(diào)性單調(diào)性:一個(gè)單調(diào)一個(gè)單調(diào)DAC，其每個(gè)輸入編

42、碼對(duì)應(yīng)的輸出，其每個(gè)輸入編碼對(duì)應(yīng)的輸出電壓比前一個(gè)編碼對(duì)應(yīng)的輸出電壓大。電壓比前一個(gè)編碼對(duì)應(yīng)的輸出電壓大。單調(diào)性測(cè)試要求我們求離散轉(zhuǎn)換曲線(xiàn)的導(dǎo)數(shù)對(duì)于一個(gè)隨著編碼上升輸出增大的對(duì)于一個(gè)隨著編碼上升輸出增大的DACDAC導(dǎo)數(shù)均是正數(shù)，或?qū)τ趯?dǎo)數(shù)均是正數(shù)，或?qū)τ谝粋€(gè)隨著編碼上升輸出減小的一個(gè)隨著編碼上升輸出減小的DACDAC導(dǎo)數(shù)均是負(fù)數(shù)，那么這個(gè)導(dǎo)數(shù)均是負(fù)數(shù)，那么這個(gè)DACDAC就是單調(diào)的。就是單調(diào)的。例例3 檢驗(yàn)前面例檢驗(yàn)前面例2的單調(diào)性。的單調(diào)性。DACDAC一階導(dǎo)數(shù)計(jì)算結(jié)果如下：一階導(dǎo)數(shù)計(jì)算結(jié)果如下：3.3 DAC的的DC與轉(zhuǎn)換特性測(cè)試與轉(zhuǎn)換特性測(cè)試微分非線(xiàn)性（微分非線(xiàn)性（DNL）:在理想的在

43、理想的DAC中，每個(gè)步幅應(yīng)中，每個(gè)步幅應(yīng)該精確地等于理想的該精確地等于理想的LSB的值。微分非線(xiàn)性（的值。微分非線(xiàn)性（DNL）描述的就是描述的就是DAC編碼間間隔大小一致性的參數(shù)。編碼間間隔大小一致性的參數(shù)。DNLDNL曲線(xiàn)代表了編碼間步幅的誤差，用誤差與曲線(xiàn)代表了編碼間步幅的誤差，用誤差與LSBLSB的的比值表示。將比值表示。將DACDAC轉(zhuǎn)換曲線(xiàn)的離散一階導(dǎo)數(shù)減去轉(zhuǎn)換曲線(xiàn)的離散一階導(dǎo)數(shù)減去LSBLSB的值，再除以的值，再除以L(fǎng)SBLSB值就得到規(guī)格化結(jié)果：值就得到規(guī)格化結(jié)果：3 3種方法定義種方法定義LSBLSB：其一，其一，LSBLSB等于滿(mǎn)量程除以編碼轉(zhuǎn)換數(shù)（即編碼數(shù)減一）；等于滿(mǎn)量程

44、除以編碼轉(zhuǎn)換數(shù)（即編碼數(shù)減一）；其二，其二，LSBLSB等于最佳擬合直線(xiàn)的斜率；等于最佳擬合直線(xiàn)的斜率；其三，其三，LSBLSB等于理想等于理想DACDAC的步幅大小。的步幅大小。3.3 DAC的的DC與轉(zhuǎn)換特性測(cè)試與轉(zhuǎn)換特性測(cè)試微分非線(xiàn)性（微分非線(xiàn)性（DNL）:DNL共有共有4種基本的計(jì)算類(lèi)型：種基本的計(jì)算類(lèi)型：最佳擬合法、終端法（最佳擬合法、終端法（endpoint）、絕對(duì)值法（）、絕對(duì)值法（absolute）和最佳直線(xiàn)法（）和最佳直線(xiàn)法（best-straight-line）終端終端DNLDNL中中LSBLSB是通過(guò)將滿(mǎn)量程除以轉(zhuǎn)換編碼數(shù)，這種是通過(guò)將滿(mǎn)量程除以轉(zhuǎn)換編碼數(shù)，這種方法依賴(lài)于

45、實(shí)際滿(mǎn)量程方法依賴(lài)于實(shí)際滿(mǎn)量程VFS+VFS+和和VFS-VFS-，并且依賴(lài)于這兩，并且依賴(lài)于這兩個(gè)值的誤差，不如最佳擬合法理想。個(gè)值的誤差，不如最佳擬合法理想。絕對(duì)絕對(duì)DNLDNL計(jì)算來(lái)自理想的滿(mǎn)量程計(jì)算的計(jì)算來(lái)自理想的滿(mǎn)量程計(jì)算的LSBLSB，這種方法，這種方法很少使用，假設(shè)很少使用，假設(shè)DACDAC的增益是理想的。的增益是理想的。最佳直線(xiàn)法和最佳擬合法相似，區(qū)別在于最佳直線(xiàn)法最佳直線(xiàn)法和最佳擬合法相似，區(qū)別在于最佳直線(xiàn)法基于能夠得到最佳積分非線(xiàn)性的直線(xiàn)，而不是最小方基于能夠得到最佳積分非線(xiàn)性的直線(xiàn)，而不是最小方差直線(xiàn)。差直線(xiàn)。4中計(jì)算方法優(yōu)劣：中計(jì)算方法優(yōu)劣：最佳直線(xiàn)法最佳直線(xiàn)法最佳擬合

46、法最佳擬合法終端法終端法絕對(duì)值絕對(duì)值法。法。3.3 DAC的的DC與轉(zhuǎn)換特性測(cè)試與轉(zhuǎn)換特性測(cè)試?yán)?：計(jì)算前面例子中：計(jì)算前面例子中DAC的各個(gè)的各個(gè)DNL值，采用最佳值，采用最佳擬合方法計(jì)算擬合方法計(jì)算LSB值，值，DAC的的DNL滿(mǎn)足滿(mǎn)足1/2LSB1/2LSB的要的要求嗎？采用終端法計(jì)算求嗎？采用終端法計(jì)算LSB的值，兩種方法計(jì)算結(jié)果的值，兩種方法計(jì)算結(jié)果是否接近。是否接近。解：一階導(dǎo)數(shù)為：解：一階導(dǎo)數(shù)為：在例在例1 1中采用最佳擬合直線(xiàn)計(jì)算方法得到平均中采用最佳擬合直線(xiàn)計(jì)算方法得到平均LSBLSB的值為的值為109.35mV109.35mV，將一階導(dǎo)數(shù)的值除以，將一階導(dǎo)數(shù)的值除以L(fǎng)SB

47、LSB值就得到導(dǎo)數(shù)規(guī)格化結(jié)值就得到導(dǎo)數(shù)規(guī)格化結(jié)果，用果，用LSBLSB表示：表示：3.3 DAC的的DC與轉(zhuǎn)換特性測(cè)試與轉(zhuǎn)換特性測(cè)試減去減去1LSB1LSB就得到就得到DNLDNL值值最大最大DNLDNL為為+0.783LSB+0.783LSB， 最 小， 最 小 D N LD N L 值 為值 為 - -0.497LSB0.497LSB，這個(gè)，這個(gè)DACDAC沒(méi)沒(méi)有通過(guò)有通過(guò)DNLDNL在在1/2LSB1/2LSB的要求。的要求。3.3 DAC的的DC與轉(zhuǎn)換特性測(cè)試與轉(zhuǎn)換特性測(cè)試?yán)媒K端法計(jì)算利用終端法計(jì)算LSBLSB如下如下利用終端法計(jì)算利用終端法計(jì)算DNLDNL，通過(guò)，通過(guò)除以除以L(fǎng)SB

48、LSB值得到如下值值得到如下值3.3 DAC的的DC與轉(zhuǎn)換特性測(cè)試與轉(zhuǎn)換特性測(cè)試采用終端法我們得到的結(jié)果稍有不同。利用最佳擬采用終端法我們得到的結(jié)果稍有不同。利用最佳擬合法得到最大和最小合法得到最大和最小DNLDNL依次為依次為+0.783LSB+0.783LSB和和- -0.497LSB0.497LSB，而利用終端法得到的分別為，而利用終端法得到的分別為+0.822LSB+0.822LSB和和-0.486-0.486。這與標(biāo)準(zhǔn)參照的最佳擬合法有很大不同。這與標(biāo)準(zhǔn)參照的最佳擬合法有很大不同。因此除非測(cè)試數(shù)據(jù)單表明確要求采用終端法，否則因此除非測(cè)試數(shù)據(jù)單表明確要求采用終端法，否則一般應(yīng)該采用最佳

49、擬合法，因?yàn)檫@種方法對(duì)輸出電一般應(yīng)該采用最佳擬合法，因?yàn)檫@種方法對(duì)輸出電壓的個(gè)別差異異常依賴(lài)性很小。壓的個(gè)別差異異常依賴(lài)性很小。3.3 DAC的的DC與轉(zhuǎn)換特性測(cè)試與轉(zhuǎn)換特性測(cè)試積分非線(xiàn)性（積分非線(xiàn)性（INL）:積分非線(xiàn)性（積分非線(xiàn)性（INL）曲線(xiàn)反映了實(shí)）曲線(xiàn)反映了實(shí)際際DAC曲線(xiàn)與以下曲線(xiàn)與以下3種曲線(xiàn)之一的對(duì)比：最佳擬合直線(xiàn)種曲線(xiàn)之一的對(duì)比：最佳擬合直線(xiàn)、終端直線(xiàn)和理想、終端直線(xiàn)和理想DAC直線(xiàn)。直線(xiàn)。實(shí)際的實(shí)際的DACDAC轉(zhuǎn)換曲線(xiàn)減去參照的轉(zhuǎn)換曲線(xiàn)減去參照的DACDAC轉(zhuǎn)換曲線(xiàn)再除以平轉(zhuǎn)換曲線(xiàn)再除以平均均LSBLSB值就得到值就得到INLINL值：值：如果參考直線(xiàn)采用理想如果參考直線(xiàn)

50、采用理想DAC直線(xiàn)，直線(xiàn)，INL計(jì)算實(shí)際上等計(jì)算實(shí)際上等價(jià)于求絕對(duì)誤差。價(jià)于求絕對(duì)誤差。3.3 DAC的的DC與轉(zhuǎn)換特性測(cè)試與轉(zhuǎn)換特性測(cè)試?yán)?：計(jì)算前面例子中的：計(jì)算前面例子中的INL。（。（1）采用終端法計(jì)）采用終端法計(jì)算；（算；（2）采用最佳擬合法計(jì)算，并判斷這兩種方法）采用最佳擬合法計(jì)算，并判斷這兩種方法計(jì)算結(jié)果是否滿(mǎn)足計(jì)算結(jié)果是否滿(mǎn)足1/2LSB1/2LSB的要求，兩種方法計(jì)算的要求，兩種方法計(jì)算結(jié)果差別是否很大？結(jié)果差別是否很大？解：（解：（1 1）采用終端法：）采用終端法：利用終端法計(jì)算，從利用終端法計(jì)算，從DACDAC輸出曲線(xiàn)上減去輸出曲線(xiàn)上減去VFS+VFS+和和VFS-VF

51、S-電壓之間的直線(xiàn)，可計(jì)算前面例子中的電壓之間的直線(xiàn)，可計(jì)算前面例子中的INLINL曲曲線(xiàn)。線(xiàn)。DACDAC曲線(xiàn)上每個(gè)點(diǎn)之間的差值除以曲線(xiàn)上每個(gè)點(diǎn)之間的差值除以L(fǎng)SBLSB，如終，如終端端DNLDNL例子一樣，平均例子一樣，平均LSBLSB為為107mV107mV，計(jì)算，計(jì)算INLINL值如值如下：下：3.3 DAC的的DC與轉(zhuǎn)換特性測(cè)試與轉(zhuǎn)換特性測(cè)試采用終端法計(jì)算采用終端法計(jì)算INL曲線(xiàn)曲線(xiàn)終端終端INLINL曲線(xiàn)，最大曲線(xiàn)，最大INLINL值是值是+0.748LSB,+0.748LSB,最小值是最小值是-0.748LSB-0.748LSB，不滿(mǎn)足，不滿(mǎn)足1/2LSB1/2LSB的的要求。要

52、求。（2 2）采樣最佳擬合法：）采樣最佳擬合法：實(shí)際的實(shí)際的DACDAC輸出曲線(xiàn)減去最佳擬合直線(xiàn)得到輸出曲線(xiàn)減去最佳擬合直線(xiàn)得到DACDAC的的INLINL，將這個(gè)差值除以利用最佳擬合法求出的平均，將這個(gè)差值除以利用最佳擬合法求出的平均LSBLSB，得到用得到用LSBLSB表示的表示的INLINL。采用最佳擬合直線(xiàn)法得到的。采用最佳擬合直線(xiàn)法得到的平均平均LSBLSB為為109.35mV109.35mV，計(jì)算，計(jì)算INLINL值如下：值如下：3.3 DAC的的DC與轉(zhuǎn)換特性測(cè)試與轉(zhuǎn)換特性測(cè)試最大和最小值分別為最大和最小值分別為+0.678LSB+0.678LSB和和-0.678LSB.-0.6

53、78LSB.3.3 DAC的的DC與轉(zhuǎn)換特性測(cè)試與轉(zhuǎn)換特性測(cè)試當(dāng)當(dāng)i i=0=0時(shí)，時(shí)，INLINL代表著代表著VFS-VFS-相應(yīng)的，相應(yīng)的，DNLDNL也可以通過(guò)也可以通過(guò)INLINL的一階導(dǎo)數(shù)求得：的一階導(dǎo)數(shù)求得：在在DAC測(cè)量中，利用一階導(dǎo)數(shù)求測(cè)量中，利用一階導(dǎo)數(shù)求DNL是非常有效的，但是對(duì)于是非常有效的，但是對(duì)于ADC而言，而言，DNL比比INL更容易求出，因此對(duì)于更容易求出，因此對(duì)于ADC一般先求出一般先求出DNL，再對(duì)，再對(duì)DNL積分計(jì)算積分計(jì)算INL。3.3 DAC的的DC與轉(zhuǎn)換特性測(cè)試與轉(zhuǎn)換特性測(cè)試部分轉(zhuǎn)換曲線(xiàn)部分轉(zhuǎn)換曲線(xiàn):消費(fèi)者或者系統(tǒng)工程師只要求部分消費(fèi)者或者系統(tǒng)工程師只

54、要求部分DAC和和ADC轉(zhuǎn)換曲線(xiàn)滿(mǎn)足特定要求轉(zhuǎn)換曲線(xiàn)滿(mǎn)足特定要求例如：某個(gè)例如：某個(gè)DAC也許要求將也許要求將VFS-設(shè)計(jì)為設(shè)計(jì)為0，然而模擬，然而模擬電路的限幅作用，當(dāng)電路的限幅作用，當(dāng)DAC輸出信號(hào)接近地時(shí)，輸出信號(hào)接近地時(shí)，DAC輸出電壓也許會(huì)限制到輸出電壓也許會(huì)限制到100mV。如果。如果DAC設(shè)計(jì)的是設(shè)計(jì)的是用來(lái)執(zhí)行從不需要電壓低于用來(lái)執(zhí)行從不需要電壓低于100mV的功能時(shí)，消費(fèi)的功能時(shí)，消費(fèi)者也許不會(huì)關(guān)注電壓限制。此時(shí)，低于者也許不會(huì)關(guān)注電壓限制。此時(shí)，低于100mV的編的編碼將被排除零點(diǎn)偏移、增益、碼將被排除零點(diǎn)偏移、增益、INL和和DNL的要求之外的要求之外，測(cè)試工程師必將不會(huì)

55、考慮這些點(diǎn)。，測(cè)試工程師必將不會(huì)考慮這些點(diǎn)。3.4 DAC動(dòng)態(tài)特性測(cè)試動(dòng)態(tài)特性測(cè)試轉(zhuǎn)換時(shí)間（建立時(shí)間）轉(zhuǎn)換時(shí)間（建立時(shí)間）:在施加在施加DAC輸入代碼時(shí)候，在輸入代碼時(shí)候，在允許誤差范圍內(nèi)，允許誤差范圍內(nèi)，DAC輸出穩(wěn)定到它的最終靜態(tài)電平輸出穩(wěn)定到它的最終靜態(tài)電平時(shí)所需的時(shí)間。時(shí)所需的時(shí)間。 建立時(shí)間建立時(shí)間=1us =1us 誤差容限：滿(mǎn)量程的誤差容限：滿(mǎn)量程的1%1% 建立時(shí)間建立時(shí)間=1us =1us 誤差容限：最終值的誤差容限：最終值的1%1% 建立時(shí)間建立時(shí)間=1us =1us 誤差容限：誤差容限：1mV1mV3.4 DAC動(dòng)態(tài)特性測(cè)試動(dòng)態(tài)特性測(cè)試過(guò)沖和欠沖過(guò)沖和欠沖:過(guò)沖和欠沖定義

56、為電壓變化的百分比或一過(guò)沖和欠沖定義為電壓變化的百分比或一個(gè)絕對(duì)電壓個(gè)絕對(duì)電壓可以通過(guò)對(duì)建立時(shí)間測(cè)試時(shí)收集到的采樣計(jì)算得到可以通過(guò)對(duì)建立時(shí)間測(cè)試時(shí)收集到的采樣計(jì)算得到3.4 DAC動(dòng)態(tài)特性測(cè)試動(dòng)態(tài)特性測(cè)試上升時(shí)間和下降時(shí)間上升時(shí)間和下降時(shí)間:上升下降時(shí)間典型地定義兩個(gè)標(biāo)上升下降時(shí)間典型地定義兩個(gè)標(biāo)志點(diǎn)間的時(shí)間，即起始值與最終值志點(diǎn)間的時(shí)間，即起始值與最終值10%和和90%點(diǎn)點(diǎn)3.4 DAC動(dòng)態(tài)特性測(cè)試動(dòng)態(tài)特性測(cè)試DACDAC斜率斜率:如在調(diào)色板如在調(diào)色板RAM中，中，DAC是用來(lái)在是用來(lái)在顯示器上顯示色彩的。顯示器上顯示色彩的。RAM DAC采用隨機(jī)訪(fǎng)問(wèn)存儲(chǔ)器采用隨機(jī)訪(fǎng)問(wèn)存儲(chǔ)器查找表來(lái)將某個(gè)單

57、一的色彩轉(zhuǎn)換為查找表來(lái)將某個(gè)單一的色彩轉(zhuǎn)換為3個(gè)個(gè)DAC的一組輸出的一組輸出，相應(yīng)于每個(gè)像素的紅綠藍(lán)亮度。這些，相應(yīng)于每個(gè)像素的紅綠藍(lán)亮度。這些DAC必須同步必須同步變換以保證像素色彩轉(zhuǎn)換的整齊性。這三個(gè)變換以保證像素色彩轉(zhuǎn)換的整齊性。這三個(gè)DAC輸出輸出時(shí)間的不匹配度就叫做時(shí)間的不匹配度就叫做DAC-DAC斜率。斜率。3.4 DAC動(dòng)態(tài)特性測(cè)試動(dòng)態(tài)特性測(cè)試毛刺能量毛刺能量:是高頻是高頻DAC的又一個(gè)參數(shù)，定義為當(dāng)?shù)挠忠粋€(gè)參數(shù)，定義為當(dāng)DAC最大載體（如最大載體（如8位位DAC中從中從01111111到到10000000轉(zhuǎn)換轉(zhuǎn)換）并且返回的電壓）并且返回的電壓-時(shí)間輸出曲線(xiàn)中毛刺下面積的和時(shí)間

58、輸出曲線(xiàn)中毛刺下面積的和3.4 DAC動(dòng)態(tài)特性測(cè)試動(dòng)態(tài)特性測(cè)試時(shí)鐘和數(shù)據(jù)饋通時(shí)鐘和數(shù)據(jù)饋通:是另一個(gè)需要測(cè)量的動(dòng)態(tài)參數(shù)，混合是另一個(gè)需要測(cè)量的動(dòng)態(tài)參數(shù)，混合電路中各種不同的時(shí)鐘和數(shù)據(jù)線(xiàn)也許會(huì)和電路中各種不同的時(shí)鐘和數(shù)據(jù)線(xiàn)也許會(huì)和DAC輸出結(jié)輸出結(jié)合在一起，時(shí)鐘和數(shù)據(jù)饋通測(cè)量的就是時(shí)鐘和數(shù)據(jù)線(xiàn)合在一起，時(shí)鐘和數(shù)據(jù)饋通測(cè)量的就是時(shí)鐘和數(shù)據(jù)線(xiàn)對(duì)對(duì)DAC輸出的影響。因?yàn)橛泻芏喾椒ǘx這些參數(shù)，輸出的影響。因?yàn)橛泻芏喾椒ǘx這些參數(shù)，所以列出具體的測(cè)試方法很難。所以列出具體的測(cè)試方法很難。時(shí)鐘和數(shù)據(jù)饋通能夠采用本節(jié)其他測(cè)試相似的方法時(shí)鐘和數(shù)據(jù)饋通能夠采用本節(jié)其他測(cè)試相似的方法測(cè)量，首先采用高帶寬的量化器

59、量化測(cè)量，首先采用高帶寬的量化器量化DAC輸出，接輸出，接著分析各種不同類(lèi)型的數(shù)字信號(hào)的影響并判斷是否著分析各種不同類(lèi)型的數(shù)字信號(hào)的影響并判斷是否滿(mǎn)足定義的測(cè)試限制。在產(chǎn)品說(shuō)明中提供了確切的滿(mǎn)足定義的測(cè)試限制。在產(chǎn)品說(shuō)明中提供了確切的測(cè)試環(huán)境和時(shí)鐘數(shù)據(jù)饋通的精度。時(shí)鐘數(shù)據(jù)測(cè)試要測(cè)試環(huán)境和時(shí)鐘數(shù)據(jù)饋通的精度。時(shí)鐘數(shù)據(jù)測(cè)試要求時(shí)域測(cè)試或頻域測(cè)試，或者兩者皆需。求時(shí)域測(cè)試或頻域測(cè)試，或者兩者皆需。3.4 DAC動(dòng)態(tài)特性測(cè)試動(dòng)態(tài)特性測(cè)試時(shí)鐘和數(shù)據(jù)饋通時(shí)鐘和數(shù)據(jù)饋通時(shí)鐘對(duì)輸出的影響時(shí)鐘對(duì)輸出的影響3.5 ADC結(jié)構(gòu)結(jié)構(gòu)逐次逼近結(jié)構(gòu)逐次逼近結(jié)構(gòu)ADC：DAC的輸出用一個(gè)二進(jìn)制算法的輸出用一個(gè)二進(jìn)制算法進(jìn)行

60、調(diào)整，直到其充分等于進(jìn)行調(diào)整，直到其充分等于ADC的輸入電壓的輸入電壓采用一個(gè)模擬比較器比較輸入電壓和采用一個(gè)模擬比較器比較輸入電壓和DACDAC電壓，逐次電壓，逐次逼近寄存器（逼近寄存器（SARSAR）邏輯控制二元搜索處理，根據(jù)比）邏輯控制二元搜索處理，根據(jù)比較結(jié)果上下移動(dòng)較結(jié)果上下移動(dòng)DACDAC的值，一旦搜索處理完成，的值，一旦搜索處理完成，SARSAR寄存器的值（寄存器的值（DACDAC輸入代碼）就是輸入代碼）就是ADCADC的輸出結(jié)果。的輸出結(jié)果。3.5 ADC結(jié)構(gòu)結(jié)構(gòu)逐次逼近結(jié)構(gòu)逐次逼近結(jié)構(gòu)ADC：可以采用任何類(lèi)型的可以采用任何類(lèi)型的DAC設(shè)設(shè)計(jì)，包括二進(jìn)制加權(quán)、電阻分壓、脈寬調(diào)制

61、和混計(jì)，包括二進(jìn)制加權(quán)、電阻分壓、脈寬調(diào)制和混合結(jié)構(gòu)等合結(jié)構(gòu)等具有所有具有所有DACDAC的非理想的性能問(wèn)題的非理想的性能問(wèn)題，如，如搜索搜索DACDAC的的INLINL和和DNLDNL不理想不理想采樣采樣/ /保持放大器和模擬比較器可能有較差的線(xiàn)性保持放大器和模擬比較器可能有較差的線(xiàn)性、滯后誤差、差的電源抑制比等、滯后誤差、差的電源抑制比等采樣采樣/ /保持放大器從一個(gè)電平到下一個(gè)電平斜保持放大器從一個(gè)電平到下一個(gè)電平斜率不能足夠快率不能足夠快逐次逼近處理過(guò)程中可能存在壓降等逐次逼近處理過(guò)程中可能存在壓降等3.5 ADC結(jié)構(gòu)結(jié)構(gòu)積分積分ADC（雙斜坡和單斜坡）：（雙斜坡和單斜坡）：雙斜坡雙斜

62、坡ADC非常非常簡(jiǎn)單，但是比逐次逼近簡(jiǎn)單，但是比逐次逼近ADC慢慢積分的斜坡與模擬輸入電壓成積分的斜坡與模擬輸入電壓成正比。輸入電壓越大，在固定正比。輸入電壓越大，在固定時(shí)間周期內(nèi)積分電壓越高，然時(shí)間周期內(nèi)積分電壓越高，然后積分器再按固定的斜率下降后積分器再按固定的斜率下降，直到再次達(dá)到閾值電壓為止，直到再次達(dá)到閾值電壓為止。放電所需時(shí)間與積分器的峰。放電所需時(shí)間與積分器的峰值電壓成正比，依次也與值電壓成正比，依次也與ADCADC的的輸入電壓成正比，利用數(shù)字計(jì)輸入電壓成正比，利用數(shù)字計(jì)數(shù)器測(cè)量時(shí)間周期數(shù)器測(cè)量時(shí)間周期 TcountTcount，其，其輸出表示輸出表示ADCADC的轉(zhuǎn)換結(jié)果。的轉(zhuǎn)

63、換結(jié)果。N位雙斜坡位雙斜坡ADC3.5 ADC結(jié)構(gòu)結(jié)構(gòu)積分積分ADC（雙斜坡和單斜坡）：（雙斜坡和單斜坡）：?jiǎn)涡逼聠涡逼翧DC工作工作模式類(lèi)似，但是它僅計(jì)算積分器輸出從一個(gè)初始值模式類(lèi)似，但是它僅計(jì)算積分器輸出從一個(gè)初始值開(kāi)始斜坡上升到閾值電壓所花費(fèi)的時(shí)間，積分器的開(kāi)始斜坡上升到閾值電壓所花費(fèi)的時(shí)間，積分器的斜坡僅按照一個(gè)方向。斜坡僅按照一個(gè)方向。單斜坡單斜坡ADCADC自然比雙斜坡自然比雙斜坡ADCADC簡(jiǎn)單，但典型地受到簡(jiǎn)單，但典型地受到差的偏移誤差的影響差的偏移誤差的影響. .雙斜坡雙斜坡ADCADC的積分器也具的積分器也具有較強(qiáng)的線(xiàn)性誤差免疫能有較強(qiáng)的線(xiàn)性誤差免疫能力，因?yàn)樯仙逼碌木€(xiàn)

64、性力，因?yàn)樯仙逼碌木€(xiàn)性誤差可以消除下降斜坡的誤差可以消除下降斜坡的線(xiàn)性誤差。線(xiàn)性誤差。ADC的的5點(diǎn)點(diǎn)INL測(cè)試測(cè)試3.5 ADC結(jié)構(gòu)結(jié)構(gòu)flash ADC：有些類(lèi)似電阻分壓有些類(lèi)似電阻分壓DAC,flash ADC是讓輸入信號(hào)同時(shí)和所有轉(zhuǎn)換級(jí)電壓比較，這樣是讓輸入信號(hào)同時(shí)和所有轉(zhuǎn)換級(jí)電壓比較，這樣N位位ADC就需要就需要 (2N-1)個(gè)比較器個(gè)比較器flash ADC的速度快的速度快于逐次逼近于逐次逼近ADC每級(jí)轉(zhuǎn)化都需要一個(gè)比較每級(jí)轉(zhuǎn)化都需要一個(gè)比較器，從而增加硅片的面積器，從而增加硅片的面積，flash ADC成本大成本大flash ADC常用在非常常用在非常高速的應(yīng)用中高速的應(yīng)用中3

65、.5 ADC結(jié)構(gòu)結(jié)構(gòu)semiflash ADC：類(lèi)似分段類(lèi)似分段DAC。semiflash ADC是由兩個(gè)或更多是由兩個(gè)或更多flash ADC構(gòu)成，組成一個(gè)構(gòu)成，組成一個(gè)更高分辨率的更高分辨率的ADC。semiflash ADC提供一個(gè)介提供一個(gè)介于高速轉(zhuǎn)化率低硅片面積的逐次逼近于高速轉(zhuǎn)化率低硅片面積的逐次逼近ADC3.5 ADC結(jié)構(gòu)結(jié)構(gòu) ADC：用一個(gè)用一個(gè)ADC（典型的模擬比較器）（典型的模擬比較器）與一個(gè)噪聲整形電路相結(jié)合產(chǎn)生一個(gè)過(guò)采樣脈沖與一個(gè)噪聲整形電路相結(jié)合產(chǎn)生一個(gè)過(guò)采樣脈沖密度調(diào)制數(shù)據(jù)流，然后將這個(gè)數(shù)據(jù)流通過(guò)數(shù)字化密度調(diào)制數(shù)據(jù)流，然后將這個(gè)數(shù)據(jù)流通過(guò)數(shù)字化過(guò)濾和抽樣產(chǎn)生一個(gè)高分

66、辨率的過(guò)濾和抽樣產(chǎn)生一個(gè)高分辨率的ADC采樣采樣3.5 ADC結(jié)構(gòu)結(jié)構(gòu)3.5 ADC結(jié)構(gòu)結(jié)構(gòu)噪聲整形噪聲整形其中包括差分放大器、積分器和比較器，以及包含其中包括差分放大器、積分器和比較器，以及包含1位位DAC的反饋環(huán)路。的反饋環(huán)路。(該該DAC為簡(jiǎn)單開(kāi)關(guān)，將差分放大器的負(fù)輸入連接至正或負(fù)基準(zhǔn)電壓為簡(jiǎn)單開(kāi)關(guān)，將差分放大器的負(fù)輸入連接至正或負(fù)基準(zhǔn)電壓)。反饋。反饋DAC的的目的是將積分器的平均輸出維持在接近比較器的基準(zhǔn)電平。目的是將積分器的平均輸出維持在接近比較器的基準(zhǔn)電平。調(diào)制器輸出端調(diào)制器輸出端“1”的密度與輸入信號(hào)成比例。輸入增大時(shí)，比較器產(chǎn)生大量的密度與輸入信號(hào)成比例。輸入增大時(shí)，比較器產(chǎn)生大量“1”；輸入減小時(shí)則相反。通過(guò)對(duì)誤差電壓求和，積分器對(duì)于輸入信號(hào)為低通；輸入減小時(shí)則相反。通過(guò)對(duì)誤差電壓求和，積分器對(duì)于輸入信號(hào)為低通濾波器，對(duì)于量化噪聲為高通濾波器。所以，大多數(shù)量化噪聲被搬移至較高頻濾波器，對(duì)于量化噪聲為高通濾波器。所以，大多數(shù)量化噪聲被搬移至較高頻率率3.5 ADC結(jié)構(gòu)結(jié)構(gòu)噪聲整形噪聲整形我們?cè)谠肼曊挝覀冊(cè)谠肼曊?調(diào)制器上增加一個(gè)調(diào)制器上增加一個(gè)數(shù)字濾波器，則能夠?yàn)V