軟件無(wú)線電基礎(chǔ)實(shí)驗(yàn)平臺(tái)0309范玉衡

,單擊此處編輯母版標(biāo)題樣式,單擊此處編輯母版文本樣式,第二級(jí),第三級(jí),第四級(jí),第五級(jí),*,單擊此處編輯母版標(biāo)題樣式,單擊此處編輯母版文本樣式,第二級(jí),第三級(jí),第四級(jí),第五級(jí),*,第二講軟件無(wú)線電根底實(shí)驗(yàn)平臺(tái),范玉衡,科,B257A,1,/46,主要內(nèi)容,軟件無(wú)線電技術(shù)實(shí)驗(yàn)平臺(tái)介紹,根本工具的介紹CCS/ISE等,根底的AD/DA實(shí)驗(yàn),2,/46,軟件無(wú)線電技術(shù)實(shí)驗(yàn)平臺(tái)介紹,實(shí)驗(yàn)硬件平臺(tái),軟件無(wú)線電實(shí)驗(yàn)箱,基帶信號(hào)發(fā)生器,DSP,仿真器,FPGA,仿真器,實(shí)驗(yàn)軟件平臺(tái),CCS,、,ISE,、,MATLAB,外圍設(shè)備,信號(hào)發(fā)生器、示波器,3,/46,軟件無(wú)線電技術(shù)實(shí)驗(yàn)平臺(tái)介紹,4,/46,軟件無(wú)線電技術(shù)實(shí)驗(yàn)平臺(tái)介紹,DSP,FPGA,ARM,RF,AD,DA,信號(hào)接收發(fā)送接口,JTAG,仿真端口,功能擴(kuò)展接口,5,/46,DSP,的開(kāi)發(fā)環(huán)境,CCS,CCS,的結(jié)構(gòu),8,/46,DSP,的開(kāi)發(fā)環(huán)境,CCS,CCS,9,/46,DSP,的開(kāi)發(fā)環(huán)境,CCS,CCS的主要特點(diǎn),集成可視化代碼編輯界面，可直接編寫(xiě)C，匯編、.H文件、d文件等。,集成代碼生成工具，包括C編譯器。,根本調(diào)試工具，如裝入執(zhí)行代碼.OUT文件，存放器窗口，存儲(chǔ)器窗口，反匯編窗口，變量窗口等，支持C源代碼級(jí)調(diào)試。,支持多DSP調(diào)試,斷點(diǎn)工具，包括硬件斷點(diǎn)、數(shù)據(jù)空間讀/寫(xiě)斷點(diǎn)，條件斷點(diǎn)使用GEL編寫(xiě)表達(dá)式等等。,10,/46,DSP,的開(kāi)發(fā)環(huán)境,CCS,CCS的主要特點(diǎn),探針工具probe points)，可用于算法仿真，數(shù)據(jù)監(jiān)視等。,剖析工具profile points)，可用于評(píng)估代碼執(zhí)行的時(shí)鐘數(shù)。,數(shù)據(jù)的圖形顯示工具，可繪制時(shí)域/頻域波形，眼圖，星座圖，圖象等，并可自動(dòng)刷新使用Animate命令運(yùn)行。,提供GEL工具，令用戶可以編寫(xiě)自己的控制面板/菜單，從而方便直觀地修改變量，配置參數(shù)等。,11,/46,DSP,的開(kāi)發(fā)環(huán)境,CCS,CCS的主要特點(diǎn),支持RTDX技術(shù)，利用該技術(shù)可在不中斷目標(biāo)系統(tǒng)運(yùn)行的情況下，實(shí)現(xiàn)DSP與其他應(yīng)用程序OLE實(shí)現(xiàn)數(shù)據(jù)交換。,開(kāi)放式的plug-ins技術(shù)，支持其它第三方的ActiveX插件，DSP目標(biāo)系統(tǒng)以及仿真器。,提供DSP/BIOS工具，利用該工具可增強(qiáng)對(duì)代碼的實(shí)時(shí)分析能力。如分析代碼執(zhí)行的效率，調(diào)度程序執(zhí)行的優(yōu)先級(jí)，方便管理或使用系統(tǒng)資源代碼/數(shù)據(jù)占用空間，中斷效勞程序的調(diào)用，定時(shí)器使用等等。,12,/46,DSP,的開(kāi)發(fā)環(huán)境,CCS,CCS安裝設(shè)備驅(qū)動(dòng)程序,啟動(dòng)“Setup CCStudio應(yīng)用程序安裝CCS的設(shè)備驅(qū)動(dòng)程序。,選擇“Install a Device Driver項(xiàng)，添加設(shè)備驅(qū)動(dòng)程序。,選擇一個(gè)驅(qū)動(dòng)程序，然后點(diǎn)“Add to System，將該驅(qū)動(dòng)程序添加到CCS中。,注意選擇仿真器硬件使用的I/O口。,將配置保存后，便可以啟動(dòng)CCS。,13,/46,DSP,的開(kāi)發(fā)環(huán)境,CCS,啟動(dòng)“Setup CCS應(yīng)用程序,添加設(shè)備驅(qū)動(dòng)程序,選擇一個(gè)驅(qū)動(dòng)程序,14,/46,DSP,的開(kāi)發(fā)環(huán)境,CCS,利用CCS開(kāi)發(fā)DSP程序流程,翻開(kāi)或新建工程文件，用C或匯編完成DSP程序代碼的建立。,利用“build all命令完成編譯，連接。,將生成的.out文件裝入DSP的片內(nèi)或外部擴(kuò)展存儲(chǔ)器，并完成調(diào)試。,分析，統(tǒng)計(jì)或跟蹤代碼，確保算法的準(zhǔn)確性、實(shí)時(shí)性和高效率。,以上所有步驟都在CCS環(huán)境下完成！,15,/46,DSP,的開(kāi)發(fā)環(huán)境,CCS,CCS中代碼生成工具的使用,C編譯器C compiler：必備,匯編器assembler：必備,鏈接器linker：必備,運(yùn)行支持庫(kù)程序runtime-support utility：可選,運(yùn)行支持庫(kù)runtime-support library：可選,十六進(jìn)制轉(zhuǎn)化公用程序hex conversion utility：可選,16,/46,CCS,中代碼生成工具的使用,17,/46,FPGA,的開(kāi)發(fā)環(huán)境,ISE,FPGA,開(kāi)發(fā)環(huán)境,EDA Tool,Provider,Description,MAX+PLUS,Altera,早期,PLD,開(kāi)發(fā)工具，易于學(xué)習(xí)和使用,Quartus,Altera,第,4,代,EDA,工具，功能強(qiáng)大，并適于,SOPC,開(kāi)發(fā),Foundation,Xilinx,Xilinx,的早期,PLD,開(kāi)發(fā)工具,ISE,Xilinx,Xilinx,的最新,PLD,開(kāi)發(fā)工具,ispDesignEXPERT,，,ispLEVER,Lattice,2002,年推出,ispLEVER,18,/46,FPGA,的開(kāi)發(fā)環(huán)境,ISE,FPGA,開(kāi)發(fā)流程,19,/46,FPGA,的開(kāi)發(fā)環(huán)境,ISE,FPGA,設(shè)計(jì)流程,設(shè)計(jì)輸入階段：,設(shè)計(jì)規(guī)劃和預(yù)算,多種設(shè)計(jì)輸入方式，形成,EDIF,網(wǎng)表文件,設(shè)計(jì)實(shí)現(xiàn),流程報(bào)告,布局布線,調(diào)試仿真,設(shè)計(jì)完成及下載,20,/46,ISE,界面,21,/46,ISE建立工程,參加verilog文本文件,22,/46,邏輯綜合,23,/46,FPGA,的開(kāi)發(fā)環(huán)境,ISE,調(diào)試仿真,過(guò)程：,創(chuàng)立測(cè)試矢量波形文件：Project-New Source-Test Bench Waveform,初始化輸入波形,啟動(dòng)ModelSim進(jìn)行行為仿真，也可以進(jìn)行時(shí)序仿真,也可以創(chuàng)立Verilog Test Fixture文件仿真,24,/46,25,/46,FPGA,的開(kāi)發(fā)環(huán)境,ISE,設(shè)計(jì)實(shí)現(xiàn),過(guò)程：,啟動(dòng)設(shè)計(jì)實(shí)現(xiàn)：,Implement Design,可以在布局規(guī)劃器(,Floorplanner),中查看設(shè)計(jì)布局：,Place&Route-View/Edit Placed Design(Floorplanner),26,/46,27,/46,28,/46,FPGA,的開(kāi)發(fā)環(huán)境,ISE,下載調(diào)試,過(guò)程：,將,Verilog,程序完成的電路配置到芯片里，并讓芯片運(yùn)行，觀察并調(diào)試結(jié)果,29,/46,30,/46,根底的AD/DA實(shí)驗(yàn),目的,了解軟件無(wú)線電實(shí)驗(yàn)平臺(tái)根本模塊：ARM模塊、FPGA模塊、DSP模塊、BASEBAND ADDA模塊及RF模塊的功能及其工作原理；,熟悉CCS、ISE軟件平臺(tái)；能夠熟練地對(duì)DSP及FPGA程序進(jìn)行調(diào)試.,31,/46,根底的AD/DA實(shí)驗(yàn),任務(wù),能夠基于,CCS,平臺(tái),編寫(xiě)、調(diào)試程序?qū)崿F(xiàn),DSP,與,ARM,的通信；,能夠基于,ISE,平臺(tái),編寫(xiě)、調(diào)試程序?qū)崿F(xiàn),FPGA,控制,AD,、,DA,。,32,/46,根底的AD/DA實(shí)驗(yàn),工程需用儀器設(shè)備：,計(jì)算機(jī)、軟件無(wú)線電實(shí)驗(yàn)箱、信號(hào)發(fā)生器、示波器、DSP仿真器、FPGA仿真器、5V電源,所需主要元器件及耗材：,連接線、計(jì)算機(jī)串口連接線,33,/46,實(shí)驗(yàn)原理,1、,軟件無(wú)線電實(shí)驗(yàn)平臺(tái)組成及工作原理,高級(jí)軟件無(wú)線電綜合實(shí)驗(yàn)系統(tǒng)平臺(tái)由,6,個(gè)模塊組成,分別如下：,ARM,模塊、,FPGA,模塊、,MCU,模塊、,DSP,模塊、,BASEBAND ADDA,模塊、,RF,模塊。,34,/46,軟件無(wú)線電實(shí)驗(yàn)平臺(tái)組成及工作原理,35,/46,2、,DSP,與,ARM,通信原理,DSP,與,ARM,通過(guò),HPI,接口協(xié)同工作，實(shí)現(xiàn)通信。,DSP,和,ARM,工作原理框圖,36,/46,3、,FPGA,控制,AD、DA,實(shí)驗(yàn),本實(shí)驗(yàn)根據(jù)數(shù)模轉(zhuǎn)換器芯片,AD9201,，,AD9761,的工作時(shí)序，首先對(duì)輸入的模擬信號(hào)用進(jìn)行采樣，然后將采樣值直接通過(guò),DA,發(fā)送出去。,AD,采樣率最高,20,MHz,，,DA,速率為,20,MHz,37,/46,AD9201,時(shí)序圖,AD9761,時(shí)序圖,38,/46,實(shí)驗(yàn)內(nèi)容,1DSP與ARM的通信實(shí)驗(yàn)；,1、DSP與ARM的通信演示實(shí)驗(yàn),2、DSP與ARM的通信實(shí)驗(yàn)實(shí)現(xiàn),3*、DSP與ARM的通信擴(kuò)展實(shí)驗(yàn)(時(shí)序控制),2FPGA控制AD、DA實(shí)驗(yàn)。,1、FPGA控制AD、DA過(guò)程演示實(shí)驗(yàn),2、FPGA控制AD、DA擴(kuò)展實(shí)驗(yàn),39,/46,實(shí)驗(yàn)內(nèi)容,1 DSP,與,ARM,的通信實(shí)現(xiàn),1、DSP與ARM的通信演示實(shí)驗(yàn),A.運(yùn)行ARM端程序RADIO.EXE，選擇擴(kuò)展實(shí)驗(yàn)的DSP和ARM通信實(shí)驗(yàn)，按下“確認(rèn)進(jìn)入該實(shí)驗(yàn)界面；,B.連接好DSP仿真器；,C.翻開(kāi)CCS，翻開(kāi)工程文件ARM_DSP_hpi.pjt。,D.選擇Project-Rebuild All，編譯完成后選擇File-LoadProgram找到ARM_DSP_hpi.out選擇翻開(kāi)，通過(guò)JTAG下載DSP程序；,E.運(yùn)行DSP程序Debug-Run,F.在界面數(shù)據(jù)輸入框內(nèi)輸入0-20個(gè)數(shù)據(jù)，按Enter，此時(shí)在ARM端接收界面會(huì)顯示經(jīng)過(guò)DSP處理的數(shù)據(jù)；,40,/46,實(shí)驗(yàn)內(nèi)容,1 DSP,與,ARM,的通信實(shí)現(xiàn),2、DSP與ARM的通信實(shí)驗(yàn)實(shí)現(xiàn),A.翻開(kāi)主程序文件main.c；,B.修改原程序中,(*p MovedData+)=(*pData+);,為(*pMovedData+)=(*pData+)+1；,C.在CCS中編譯運(yùn)行程序，重新在數(shù)據(jù)輸入界面輸入數(shù)據(jù)按ENTER；,D.在ARM端應(yīng)用程序界面的右邊數(shù)據(jù)顯示欄觀察結(jié)果，記錄實(shí)驗(yàn)現(xiàn)象左邊數(shù)據(jù)加1。,41,/46,實(shí)驗(yàn)內(nèi)容,1 DSP,與,ARM,的通信實(shí)現(xiàn),3*、DSP與ARM的通信擴(kuò)展實(shí)驗(yàn)(時(shí)序控制),通過(guò)修改SETHINT在程序中的位置來(lái)修改DSP端何時(shí)發(fā)送HPI中斷給HOST端。,內(nèi)容：實(shí)現(xiàn)10000個(gè)循環(huán)延時(shí)后發(fā)送中斷。,修改完成后在CCS中編譯運(yùn)行程序，在ARM應(yīng)用程序界面中重新輸入數(shù)據(jù)按ENTER。,觀察：ARM應(yīng)用程序右邊數(shù)據(jù)接收窗口，記錄觀察結(jié)果數(shù)據(jù)更新速率應(yīng)當(dāng)降低,42,/46,實(shí)驗(yàn)內(nèi)容,2,FPGA,控制,AD、DA,實(shí)驗(yàn),1、FPGA,控制,AD,、,DA,過(guò)程演示實(shí)驗(yàn),A.,編譯,AD_DA_LOOP,工程，編譯完后將,bit,文件下載到,FPGA,中；,B.,連接信號(hào)發(fā)生器到平臺(tái)的,RXI,，,對(duì)信號(hào)發(fā)生器進(jìn)行設(shè)置產(chǎn)生,500,KHZ,的正弦信號(hào)，然后發(fā)送；,C.,在,ARM,端應(yīng)用程序界面進(jìn)入,-,擴(kuò)展實(shí)驗(yàn),-,FPGA,擴(kuò)展實(shí)驗(yàn),-,FPGA,控制,AD/DA,實(shí)驗(yàn)，按,ENTER,然后用示波器觀測(cè)平臺(tái)的,TXI,、,TXQ,發(fā)出的波形。,43,/46,實(shí)驗(yàn)內(nèi)容,2,FPGA,控制,AD、DA,實(shí)驗(yàn),2、FPGA,控制,AD,、,DA,擴(kuò)展實(shí)驗(yàn),改變,DA,控制程序，使,DA,的,I,路輸出單頻正弦波。,修改,FPGA,程序，將,da_out,的賦值交換一個(gè)位置即可實(shí)現(xiàn),I,路輸出正弦波，,Q,路無(wú)信號(hào)。,44,/46,思考題,簡(jiǎn)述,DSP,的,McBSP,工作原理。,45,/46,謝謝！,46,/46,