第2章 數(shù)字邏輯基礎

《第2章 數(shù)字邏輯基礎》由會員分享，可在線閱讀，更多相關《第2章 數(shù)字邏輯基礎（30頁珍藏版）》請在裝配圖網(wǎng)上搜索。

1、第2章 數(shù)字邏輯基礎 【考點透視】 本章主要考核邏輯代數(shù)初步，邏輯電路，觸發(fā)器，加法器，寄存器，計數(shù)器，譯碼器及分配器。掌握各種邏輯運算法則的語言，簡化邏輯式，數(shù)字邏輯的代數(shù)式表達及符號表達，會畫真值表，異或門、三態(tài)門的原理及應用，觸發(fā)器的狀態(tài)、真值表及應用，加法器的標準符號及真值表，寄存器原理及應用，計數(shù)器原理及應用，譯碼器原理及應用，分配器原理及應用。 【同步跟蹤強化訓練】 一、 單項選擇題 1. 若某CPU由16位字長，則CPU內部每個通用寄存器應由 C 個觸發(fā)器構成。 A．2個 B．64個 C．16個 D．8個

2、 2. 下列關于觸發(fā)器的敘述錯誤的是D A．觸發(fā)器由邏輯電路加上適當?shù)姆答仒嫵? B．觸發(fā)器的最大特點是具有記憶功能 C．觸發(fā)器可以組成寄存器、計數(shù)器等 D．觸發(fā)器本身可以構成一個最簡單的組合邏輯電路 3. 分配器和計數(shù)器相連使用，可用作A A．節(jié)拍發(fā)生器 B．計數(shù)器 C．寄存器 D．譯碼器 4. 若R—S觸發(fā)器當前處在Q=0的穩(wěn)定狀態(tài)，為使它變?yōu)镼=1的穩(wěn)態(tài)，應使R和S分別為C A．0,0 B．0,1 C．1,0 D．1,1 5. 與A+A的結果相同的是D A．A·A B．1·A C．A＋0

3、 D．以上都相同 6. 若邏輯運算為Y=A+B，則當A=B=1時，Y為B A．0 B．1 C．20 D．10 7. 半加器的輸入A、B為 D 時，其輸出的H（和）與J（進位）為（0,1）。 A．0,0 B．1,0 C．0,1 D．1,1 8. D觸發(fā)器只有在 C 信號到來時刻才能接受輸入信息。 A．R端 B．S端信號 C．CP脈沖 D．D端 9. 若或非門的輸入變量為A、B和C，輸出變量為Y，則只有當A、B與C分別為 A 時，Y才為1。 A．0,0

4、,0 B．1,0,0 C．0,1,1 D．1,1,1 10. 邏輯式A+AB的最簡式為A A．A B．AB C．A＋B D．B 11. 若“與非”門輸入為A和B，只有當A、B分別為 D 時，輸出Y=0。 A．0,0 B．0,1 C．1,0 D．1,1 12. 邏輯式Y=AB+AB+AB的最簡式為C A．B+AB B．A+AB C．A+B D．B 13. 若有一個二端輸入四端輸出的譯碼器，下面 B 是不可能出現(xiàn)的。 A．1011

5、 B．0110 C．1000 D．0100 14. 下列有關計數(shù)錯誤的是 D A．二進制計數(shù)器是最基本、最簡單的計數(shù)器 B．計數(shù)器實質上是對輸入脈沖個數(shù)進行計數(shù) C．計數(shù)器由觸發(fā)器即控制邏輯組成 D．異步計數(shù)器比同步計數(shù)器速度快 15. 只有當與非門的輸入變量A、B的值為 A 時，其輸出才為1。 A．0,0 B．0,1 C．1,0 D．1,1 16. 四位二進制寄存器可存放四位二進制數(shù)，它是由四個 C 構成的。 A．“與”門 B．“與非”門 C．觸發(fā)器 D．“或

6、”門 17. 以下式子不正確的是D A．A＋AB=A＋B B．AB=A＋B C．AB＋B＋AB=A＋B D．A＋B=A·B 18. 8421碼十進制計數(shù)器可記錄最小的數(shù)是0000，最大的數(shù)是D A．1010 B．1110 C．1100 D．1001 19. 以下敘述正確的是C A．RS觸發(fā)器兩輸入端取任意值均有穩(wěn)定狀態(tài) B．D觸發(fā)器的輸入端為“1”時，它立即輸出“1” C．RS觸發(fā)器RD懸空等效于它接高電平 D．若D觸發(fā)器自己的D和Q相接則它無法工作 20. 在由四個D觸發(fā)器構成的左移循環(huán)寄存器中，右當前值為01

7、11，則經過三個時鐘脈沖以后，當前值為A A．1011 B．1001 C．1101 D．1010 21. 8位無符號定點整數(shù)的數(shù)值范圍是C A．0～255 B．0～127 C．0～256 D．0～128 22. 邏輯式Y=ABC＋A＋B＋C的最簡式是D A．A＋B B．0 C．B＋C D．1 23. 要實現(xiàn)邏輯運算Y=A＋B，應使用D A．“與”門 B．“與非”門 C．“或”門 D．“或非”門 24. 譯碼器的電路由 組成。D

8、A．D觸發(fā)器 B．計數(shù)器加譯碼電路 C．寄存器 D．寄存器加譯碼電路 25. 下面敘述關系正確的是D A．1⊕A=1 B．1⊕A=0 C．1⊕A=A C．1⊕A=A 26. 下列布爾代數(shù)運算中正確的是A A．1＋1=1 B．1＋1=0 C．1＋1=10 D．A，B，C都不對 27. 邏輯式A＋A=B A．0 B．1 C．A D．A 28. 下列選項中，不是最基本的邏輯電路的是C A．與門電路 B．或門電路 C．三態(tài)門電路

9、 D．非門電路 29. 用“與非”構成的三態(tài)門，其中 B 的作用是決定輸出、輸入間是否有“與非”關系。 A．輸入端 B．使能端 C．輸出端 D．以上都不對 30. 下列中非法的邏輯式是B A．A＋AB B．2A＋B C．A＋B＋C D．A⊕B 31. 以下與AB＋AC＋BC相等的是D A．0 B．1 C．A＋B D．AB＋C 32. “或非”門中，A為輸入端，B為輸出端，則A、B均為低電壓時，輸出Y為C A．11 B．10 C．1

10、 D．0 33. 觸發(fā)器有 個輸出端。C A．1個 B．3個 C．2個 D．4個 34. 用觸發(fā)器可以構成A A．寄存器 B．譯碼器 C．加法器 D．邏輯器 35. 算術邏輯單元ALU中應該包括C A．計數(shù)器 B．寄存器 C．加法器 D．譯碼器 36. 下面說法錯誤的是C A．“與”門的輸入端可以是兩個或兩個以上 B．“異或”門的輸入端只能是兩個 C．三態(tài)門的輸出端有兩個狀態(tài)，其中“三態(tài)”是指EN端 D．“非”門只允許有一個輸入端 37. 若門電

11、路的輸入量為1、1，輸出量為0，不可能完成此功能的是D A．“異或”門 B．“與非”門 C．“或非”門 D．“與”門 38. 下列邏輯代數(shù)運算，正確的是A A．0＋1=1 B．0＋0=1 C．1＋1=2 D．1＋1=10 39. 某移位寄存器當前值Q3Q2Q1Q0=1011，經三次脈沖后它變?yōu)?101，則它是C A．左移寄存器Din=1 B．左移循環(huán)寄存器 C．右移寄存器Din=1 D．右移循環(huán)寄存器 40. 下列敘述正確的是D A．門電路是具有記憶功能的電路D B．RS觸發(fā)器由門電路構成

12、，沒有記憶功能 C．RS觸發(fā)器沒有記憶功能，D觸發(fā)器有記憶功能 D．RS觸發(fā)器由門電路構成，由交叉耦合使觸發(fā)器有了記憶功能 41. 與A＋B相等的是C A．A＋B B．AB C．AB D．AB 42. 下列邏輯代數(shù)運算，正確的是A A．0·0=0 B．0·1=1 C．1·1=0 D．1=1 43. 邏輯代數(shù)中，A·（A＋B）=A A．A B．A C．A＋B D．A＋B 44. 邏輯代數(shù)中A·0=D A．A B．A C．1 D．0 4

13、5. 邏輯代數(shù)中A·A=A A．A B．A C．1 D．0 46. 邏輯代數(shù)中A=A A．A B．A C．1 D．0 47. 邏輯代數(shù)中A·A=C A．1 B．A C．0 D．A 48. “異或”門的邏輯表達式為Y=(AB) C A．AB＋AB B．AB＋AB C．AB＋AB D．AB＋AB 49. 某譯碼器輸出正確的是 A．0101 B．1011 C．0011 D．1010 50. 邏輯代數(shù)中，

14、不正確的是B A．A＋A=A B．A·A=1 C．A＋0=A D．A·1=A 51. 邏輯代數(shù)中，不正確的是C A．A＋B=B＋A B．A·B=B·A C．A（B＋C）=（A·B）＋C D．（A） 52. 以下論述正確的是B A．RS觸發(fā)器不能構成寄存器 B．各種觸發(fā)器都能構成寄存器 C．計數(shù)器只能由RS觸發(fā)器構成 D．同步計數(shù)器的結構簡單，工作速度快 53. 以下敘述正確的是D A．門電路具有記憶功能 B．RS觸發(fā)器沒有記憶功能 C．D觸發(fā)器沒有記憶功能 D．RS觸發(fā)器和D觸發(fā)器都有記憶

15、功能 54. 當ABC= 時，邏輯表達式Y=ABC＋AB＋C=1。C D . A．000 B．010 C．101 D．111 55. 若RS觸發(fā)器當前的輸出為Q=0，為使觸發(fā)器翻轉成Q=1，應使R、S分別為C A．0,0 B．0,1 C．1,0 D．1,1 56. 邏輯代數(shù)中，A＋（A·B）=A A．A B．A C．A·B D．A＋B 57. 若“或非”門的輸入變量為A和B，輸出變量為Y，則只有當A與B分別為 A 時，Y才為1。 A．

16、0,0 B．1,0 C．0,1 D．1,1 58. 邏輯代數(shù)中，A＋A·B=D A．A·B B．A＋B C．A＋B D．A＋B 59. 若門電路的輸入為1、0，輸出為1，則不可能完成此功能的是 C A．“與非”門 B．“或”門 C．“與”門 D．以上均對 60. 某移位寄存器的初始狀態(tài)為1101，經過二次移位后變成0011。則該寄存器是C A．左移寄存器（末位補0） B．左移寄存器（末位補1） C．右移寄存器（高位補0） D．右移寄存器（高位補1） 61. 組成分配

17、器的是B A．計數(shù)器，寄存器 B．計數(shù)器，譯碼器 C．寄存器，加法器 D．加法器，譯碼器 62. 需要用觸發(fā)器的是C A．半加器 B．全加器 C．寄存器 D．譯碼器 63. 若“與非”輸入為A和B，只有當A、B分別為 D 時，輸出Y=0。 A．0,0 B．0,1 C．1,0 D．1,1 64. 設四位二進制基本寄存器的初始狀態(tài)為0000，輸入總是0001，在兩個脈沖到來后，該寄存器的狀態(tài)為B A．0000 B．0001 C．0010

18、 D．0011 65. 在三位二進制計數(shù)器中，若當前Q3Q2Q1=011，如經過三次脈沖它變?yōu)锽 A．101 B．110 C．001 D．010 二、 填空題 1. 三態(tài)門輸出端有三種狀態(tài)： 高電位 、 低電位 和 高阻 狀態(tài)。 2. 要使RS觸發(fā)器輸出為Q=0的穩(wěn)定狀態(tài)，應使S= 1 ，R=0。 3. 若半加器的兩個輸入端為A和B，則它的本位和H= A⊕B ，進位J= AB 。 4. D觸發(fā)器僅當在CP由 0 變 1 時將輸入D的狀態(tài)送給觸發(fā)器Q，故稱為 脈沖前沿 觸發(fā)。 5. RS

19、觸發(fā)器的兩個輸入端均為“1”時，其輸出端Q將 不變 。 6. 分配器可由 計數(shù)器 和 譯碼器 組成，分配器與計數(shù)器相連使用可用作 節(jié)拍脈沖器 。 7. 加法器由 半加器 和 全加器 兩種，可由 異或 門組成。 8. A＋AB的最簡式是 A 。 9. 根據(jù)邏輯代數(shù)定義，A＋A= A 。 10. 三態(tài)門EN端稱為 使能端 。 11. 若RS觸發(fā)器R=1且S=1，則它處于 維持 狀態(tài)。 12. 為將RS觸發(fā)器清零，則輸入端R應為0，S應為 1 ，

20、輸出端Q為 0 。 13. 為將RS觸發(fā)器置1，則輸入端S應為0，R應為 1 ，輸出端Q為 1 。 14. 當RS觸發(fā)器的R=0,、S=0時，輸出端Q處于 不穩(wěn)定 狀態(tài)。 15. 程序計數(shù)器由 觸發(fā)器 構成。 16. 邏輯運算中A＋A= A ，A·A= A ，A⊕A= 0 。 17. 設計數(shù)器當前值Q4Q3Q2Q1=0110，若它是十進制計數(shù)器，問經過五個脈沖后Q4Q3Q2Q1= 0001 ；若它是二進制計數(shù)器，則Q4Q3Q2Q1= 1011 。 18. 某邏輯

21、有三個輸入端A、B、C，其中C=1，若此門為“與”門則輸出為 AB ，若它是“或非”門則輸出為 O 。 19. 若譯碼器的輸出端有8個，則它的輸入端是 3 位二進制數(shù)。 20. 分配器由一個三位 計數(shù)器 和譯碼器組成。 21. 分配器可用作 節(jié)拍脈沖器 。 22. 二進制計數(shù)器是對 計數(shù)脈沖CP 的個數(shù)進行計數(shù)。 23. 二進制計數(shù)器分異步計數(shù)器和 同步 計數(shù)器兩種，而 同步 計數(shù)器的速度更快。 24. 二位8421碼十進制計數(shù)器需要8 個D觸發(fā)器構成。 25. L=AB＋AD＋A

22、D＋AC＋BD＋ACEF＋BE＋ED簡化為 A＋C＋BD＋BE 。 26. L=ABC＋ABD＋ABC＋CD＋BD簡化為 B＋CD 。 三、 計算題 1. 用公式法證明下列等式 （1） ABC＋ABC＋ABC=AC＋AB （2） A＋ABC＋ACD＋（C＋D）E=A＋CD＋E 2. 用真值表證明 （1） AB＋AC=AB＋AC＋BC （2） A＋AB=A＋B （3） ABC=A＋B＋C （4） AB=A＋B 3. 化簡下列邏輯函數(shù) （1） Y=（A＋B）（A＋C） （2） Y=AB＋AC＋BC （3） Y=（A＋B＋C）＋（ABC） （

23、4） Y=（A＋AB）（B＋AB） （5） Y=A（AC＋BD）＋B（C＋DE）＋BC （6） Y=A＋B＋C＋AB＋AC 4. 當邏輯變量A、B、C取何值時，F(xiàn)=A＋BC（A＋B）的邏輯值為1？ 四、 問答題 1. 什么是觸發(fā)器，它有什么作用？ 2. 什么叫半加器和全加器？寫出它們的真值表。 3. 試述二進制計數(shù)器與8421碼十進制計數(shù)器的區(qū)別。 4. 邏輯代數(shù)與普通代數(shù)的本質區(qū)別是什么？ 5. 邏輯代數(shù)的基本運算有哪些？ 6. 邏輯加的基本運算規(guī)則是什么？ 7. 邏輯乘的基本運算規(guī)則是什么？ 8. 邏輯非的基本運算規(guī)則是什么？ 9. 邏輯代數(shù)的運算法則是什么？

24、10. 什么是“三態(tài)”門？ 11. 寫出各種邏輯門電路的標準符號、邏輯表達式、真值表。 12. 說明RS觸發(fā)器為什么具有雙穩(wěn)態(tài)？ 13. 試述譯碼器的原理。 14. 試述分配器的原理。 15. 設計一個熟人為A、B、C，輸出為S、C’的全加器，要求： （1） 寫出真值表 （2） 畫出全加器標準符號 16. 如圖2-1所示，是一個由三個D觸發(fā)器構成的寄存器，試問它是個完成什么功能的寄存器？設它的初始狀態(tài)Q2Q1Q0=101，在加入2個CP脈沖后，Q2Q1Q0=？此后再加入一個CP脈沖后，Q2Q1Q0=？ Q0 Q1 Q2 ID CI ID CI ID

25、 CI CP 圖2-1 17. 設有一個D觸發(fā)器，初始狀態(tài)為“0”態(tài)。當D=1時，觸發(fā)脈沖CP先由CP=0，再變?yōu)?→1，再變?yōu)?→0，試寫出這三種狀態(tài)下觸發(fā)器輸出端Q的值。 18. 如圖2-2所示，兩位二進制計數(shù)器加譯碼器電路，若初始狀態(tài)為C2C1=10，則Y3Y2Y1Y0=？加入兩個計數(shù)脈沖后Y3Y2Y1Y0=？ Y3 Y2 Y1 Y0 Q1 Q1 C1 Q2 Q2 C2 計數(shù)脈沖 二進制計數(shù)器 圖2-2 19. 指出圖2-3是完成何功能的寄存器？設電路的初始狀態(tài)Q3Q2Q1Q0

26、=1101，在加入一個時鐘脈沖后，Q3Q2Q1Q0=？ Q0 Q1 Q2 Q3 D C0 Q Q D C1 Q Q D C2 Q Q D C3 Q Q CP 圖2-3 20. 如圖2-4所示由三個D型觸發(fā)器構成的寄存器，試問它是個完成什么功能的寄存器？設它的初始狀態(tài)Q3Q2Q1=011，在加入2個CP脈沖后，Q3Q2Q1=？此后再加入1個CP脈沖后Q3Q2Q1=？ Q1 Q2 Q3 ID CI ID CI ID CI CP

27、 圖2-4 21. 設計一個輸入為A、B，輸出為H、J的半加器，要求： （1） 寫出真值表 （2） 寫出邏輯表達式 22. 如圖2-5所示電路的功能是什么？ Q3 Q2 Q1 Q0 ID CI ID CI ID CI ID CI CP 圖2-5 若初始值Q3Q2Q1Q0=1011 問：經過兩個脈沖后Q3Q2Q1Q0=？ 若再經過一脈沖Q3Q2Q1Q0=？ 23. 如圖2-6所示兩位二進制計數(shù)器加譯碼器，若初始狀態(tài)下Y3Y2Y1Y0=0111，問再經過兩個計數(shù)后Y3Y2Y1Y

28、0=？ 問經過幾個狀態(tài)后它能變成1000碼？ Y3 Y2 Y1 Y0 C2 Q2 Q2 C1 Q1 Q1 圖2-6 24. 如圖2-7為二進制計數(shù)器加譯碼器電路。若初態(tài)C2C1=00（即Q2Q1=00）則輸出Y3Y2Y1Y0=？若再加入兩個脈沖后Y3Y2Y1Y0=？ Y3 Y2 Y1 Y0 Q2 Q2 Q1 Q1 C2 C1 圖2-7 25. 如圖2-8所示由三個D觸發(fā)器構成的寄存器，試問它是個完成什么功能的寄存器？設初始狀態(tài)Q2Q1Q0=011，在加入1個

29、CP脈沖后，Q2Q1Q0=？，此后再加入一個CP脈沖后，Q2Q1Q0=？ ID CI ID CI Q2 Q1 ID CI Q0 “1” CP 圖2-8 26. 建立Y=X1X2X3的真值表. 27. 如圖2-9所示的邏輯功能是什么？ 若初始值Q2Q1Q0=101 問加入兩個脈沖后Q2Q1Q0=？ 若再加入兩個脈沖后Q2Q1Q0 ==？ Q0 Q1 Q2 D D D CP 圖2-9 28. 圖2-10是一個二位二進制計數(shù)器譯碼器電路，若初始

30、狀態(tài)C2C1=11，則輸出Y3Y2Y1Y0為多少？加入兩個計數(shù)脈沖后，輸出Y3Y2Y1Y0又為多少？ Y3 Y2 Y1 Y0 & & & & Q1 Q1 Q2 Q2 C2 C1 計數(shù)脈沖 圖2-6 29. 畫出RS基本觸發(fā)器的結構圖，說明它的兩個穩(wěn)定狀態(tài)。 【參考答案】 一、 單項選擇題 1～10 CDACD BDCAA 11～20 DCBDA CDDCD 21～30 CDDDD ABCBB 31～40 DDCAC CDABD 41～50 CAADA ACCBB 51～60

31、CBDCC AADCC 61～65 BCDCB 二、 填空題 1. 高電位 低電位 高阻 2. 1 3. A⊕B AB 4. 0 1 脈沖前沿 5. 保存不變 6. 計數(shù)器 譯碼器 節(jié)拍脈沖器 7. 半加器 全加器 異或 8. A＋B 9. A 10. 使能端 11. 維持 12. 1 0 13. 1 1 14. 不穩(wěn)定 15. 觸發(fā)器 16. A A 0 17. 0001 1011 18. AB 0 19. 3 20. 二進制計數(shù)器 21. 節(jié)拍脈沖器 22. 計數(shù)脈沖CP 23. 同步 同步 24. 8 25

32、. A＋C＋BD＋BE 26. B＋CD 三、 計算題 1. 用公式法證明下列等式 （1） ABC＋ABC＋ABC=AC＋AB 解： ABC＋ABC＋ABC=ABC＋ABC＋ABC＋ABC =AC（B＋B）＋AB（C＋C） = AC＋AB （2） A＋ABC＋ACD＋（C＋D）E=A＋CD＋E 解： A＋ABC＋ACD＋（C＋D）E=A（1＋BC）＋ACD＋（C＋D）E 利用去因子法 =A＋ACD＋（C＋D）E 利用摩根定律 =A＋CD＋（C＋D）E = A＋CD＋（

33、CD）E = A＋CD＋E 【解析】 任意布爾式都可以轉化成“與或型”的布爾式。所以我們主要討論“與或型”布爾式的化簡。方法如下： 第一步：用公式AB＋AB=A進行檢驗， 看是否存在可和項。（和項法） 第二步：用公式A＋AB=A進行檢驗， 看是否存在可吸收項。（吸收法） 第三步：用公式A＋AB=A＋B進行檢驗， 看能否化簡。（去因子法） 第四步：用公式AB＋AC＋BC=AB＋AC 進行檢驗，看有無可消去的“與項”。（消項法） 第五步：用公式A＋B=A·B或A·B=A＋B 使用摩根定律進行或與轉換 （1） 合項法 AB＋AB=A，利用合項法，當兩個“與

34、”項中，一部分變量相同A，而另一部分互為反變量時B和B，互為反變量B和B這部分將被合并掉。 【例】AB＋AB=A（B＋B）=A （2） 吸收法 A＋AB=A，利用吸收法，當一個較大的“與”項AB含有了一個較小的“與”項A，則大的“與”項將被較小“與”項A吸收 【例】A＋AB=A（1＋B）=A·1=A （3） 去因子法 A＋AB=A＋B，利用去因子法，當一個“與”項中含有另外一個“與”項的反變量成分時，則該反變量成分是多余的。 【例】A＋AB=A＋AB＋AB=A＋B（A＋A）=A＋B·1=A＋B （4） 消項法（包含律） AB＋AC＋BC=AB＋AC

35、，利用消項法，在表達式中，其中兩項，有一部分互為反變量，剩余的部分正好與表達式中的第三個“與項”相同，那么這個第三個與項是多余的。 【例】AB＋AC＋BC=AB＋AC＋（A＋A）BC =AB＋AC＋ABC＋ABC =AB（1＋C）＋AC（1＋B） =AB＋AC （5） 摩根定律（反演律） A＋B=A·B或A·B=A＋B 2. 用真值表證明 （1） AB＋AC=AB＋AC＋BC A B C AB＋AC AB＋AC＋BC 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 1 1

36、1 1 1 0 0 0 0 1 0 1 0 0 1 1 0 1 1 1 1 1 1 1 由真值表看出，對應變量A、B、C的所有取值，AB＋AC與AB＋AC＋BC的值都相等，因此等式成立。 （2） A＋AB=A＋B A B A＋AB A＋B 0 0 0 0 0 1 1 1 1 0 1 1 1 1 1 1 據(jù)真值表，對應變量A、B的所有取值，A＋AB與A＋B的值都相等，因此等式成立。 （3） ABC=A＋B＋C A B C A B C 左=ABC A＋B＋C 右=A＋B＋C 0

37、0 0 1 1 1 1 0 1 0 0 1 1 1 0 0 1 0 0 1 0 1 0 1 0 1 0 0 1 1 1 0 0 0 1 0 1 0 0 0 1 1 0 1 0 1 0 1 0 1 0 0 1 0 1 1 0 0 0 1 0 1 0 1 1 1 0 0 0 0 1 0 可見，A、B、C每組取值都有左、右相等，所以ABC=A＋B＋C。 （4） AB=A＋B A B AB 左=AB A B 右=A＋B 0 0 0

38、 1 1 1 1 0 1 0 1 1 0 1 1 0 1 1 0 1 1 1 1 1 0 0 0 0 可見，對應變量A、B的所有取值，AB與A＋B的值都相等，因此等式成立。 3. 化簡下列邏輯函數(shù) （1） Y =（A＋B）（A＋C） =A（A＋C）＋B（A＋C） =AA＋AC＋AB＋BC =A（1＋B）＋AC＋BC =A＋AC＋BC =A（1＋C）＋BC 利用摩根定律 =A＋BC （2） Y =AB＋AC＋BC =AB＋（A＋B）C 利用去因子法 =AB＋（AB）C =AB＋C 利用摩根定律 （3）

39、 Y =（A＋B＋C）＋（ABC） =（A＋B＋C）（ABC） =（A＋B＋C）（ABC） =AABC＋BABC＋CABC =ABC＋ABC＋ABC 利用去因子法 =ABC （4） Y =（A＋AB）（B＋AB） =（A＋B）（B＋A） =AB＋AA＋BB＋AB =AB＋A＋B＋AB =A（B＋1）＋B（1＋A） =A＋B （5） Y =A（AC＋BD）＋B（C＋DE）＋BC AA=0 =AAC＋ABC＋BC＋BDE＋BC =ABC＋BC＋BDE＋BC =BC（A＋1）＋BDE＋BC =BC＋BDE＋BC C＋C=1 =B（C＋C）＋BDE

40、=B＋BDE =B（1＋DE） 利用摩根定律 =B （6） Y =A＋B＋C＋AB＋AC =（A＋B＋C）＋（AB＋AC） =AAB＋AAC＋BAB＋BAC＋CAB＋CAC =AB＋AC＋AB＋ABC＋ABC＋AC =AB＋AC＋ABC =AB（1＋C）＋AC =AB＋AC 4. 當邏輯變量A、B、C取何值時，F(xiàn)=A＋BC（A＋B）的邏輯值為1？ 利用摩根定律 解： F =A＋BC（A＋B） = A·BC（A＋B） =A·（B＋C）（A＋B） AA=0 =A·（BA＋BB＋CA＋CB） =ABA＋ABB＋ACA＋ACB =

41、ABC 當A=0，B=C=1時，F(xiàn)=1 四、 問答題 1. 什么是觸發(fā)器，它有什么作用？ 答： 觸發(fā)器是計算機中各種復雜邏輯電路的基礎，計數(shù)器、運算器、寄存器等等主要都是由觸發(fā)器組成的，觸發(fā)器有兩個輸出端，以決定其狀態(tài)（1或0）。 2. 什么叫半加器和全加器？寫出它們的真值表。 答： 加法器分為半加器和全加器。將兩個邏輯變量A、B相加后，求其“和”及“進位”的邏輯電路稱為半加器。若把低位半加器的進位也作為此半加器的輸入端，則此加法器稱為全加器。 半加器的真值表 A B 和 進位 0 0 0 0 0 1 1 0 1 0 1 0

42、1 1 0 1 全加器的真值表 A B 低位進位 和 進位 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 3. 試述二進制計數(shù)器與8421碼十進制計數(shù)器的區(qū)別。 答： 二進制計數(shù)器的基本原理是“逢二進一”。在日常生活中，大量的計數(shù)是十進制計數(shù)。十進制計數(shù)的特點是“逢十進一”，8421編碼計數(shù)器和四位二進制計數(shù)器不同之處在于：在1～9個脈沖到來時，8421十

43、進制和二進制計數(shù)器一樣都逢二進一，當?shù)谑畟€脈沖到達時，C1變0后不進位到C2而是進位到C4，使計數(shù)器由“1001”返回“0000”，實現(xiàn)8421碼十進制計數(shù)。 4. 邏輯代數(shù)與普通代數(shù)的本質區(qū)別是什么？ 答： 邏輯代數(shù)是研究復雜的邏輯關系的有力工具，人們也往往稱為布爾代數(shù)。邏輯代數(shù)和一般代數(shù)不同，一般代數(shù)變量的值是連續(xù)的，而邏輯代數(shù)中變量的值只有兩個：1和0；盡管在邏輯代數(shù)的運算中某些規(guī)則和普通代數(shù)相同，但邏輯代數(shù)中的0和1,的意義絕不是普通代數(shù)中的數(shù)值0和1，它只代表某種物理量的狀態(tài)，因此，邏輯代數(shù)運算含義和普通代數(shù)完全不同。 5. 邏輯代數(shù)的基本運算有哪些？ 答： 在邏輯代數(shù)中

44、，基本的邏輯運算有三種，即：邏輯加、邏輯乘和邏輯非運算。其他所有邏輯運算都可以由這三種基本運算構成。 6. 邏輯加的基本運算規(guī)則是什么？ 答： 0＋0=0 A＋0=A 0＋1=1 A＋1=1 1＋0=1 A＋A=A 1＋1=1 7. 邏輯乘的基本運算規(guī)則是什么？ 答： 0·0=0 A·0=0 0·1=0 A·1=A 1·0=0 A·A=A 1·1=· 8. 邏輯非的基本運算規(guī)則是什么？ 答： 0=1 A＋A=1 1=0 A·A=0 A=A 9. 邏輯代數(shù)的運算法則是什么？ 答：

45、 和普通代數(shù)一樣，邏輯代數(shù)也有類似的運算法則，如邏輯代數(shù)同樣適合用交換律、結合律和分配率三種運算法則。 結合律：A＋B=B＋A AB=BA 結合律：（A＋B）＋C=A＋（B＋C） （AB）C=A（BC） 分配率：A（B＋C）=AB＋AC 10. 什么是“三態(tài)”門？ 答： 在計算機部件中還有一種特殊的門電路—“三態(tài)”門，它和一般門電路的區(qū)別在于它有三種輸出狀態(tài)，即除高位輸出狀態(tài)（“1”）、低位輸出狀態(tài)（“0”）以外，還有第三種輸出狀態(tài)，稱“高阻狀態(tài)”，在此狀態(tài)下，門電路的輸出端既無電流輸出，也無電流灌入，使門電路處于“隔離狀態(tài)”，即第三態(tài)狀態(tài)，三態(tài)門之名也就由此而得。

46、 11. 寫出各種邏輯門電路的標準符號、邏輯表達式、真值表。 答： 真值表 邏輯表達式 準符合 名稱 A B Y 0 0 0 0 1 0 1 0 0 1 1 1 & A B Y Y=A·B “與”邏輯門 A B Y 0 0 0 0 1 1 1 0 1 1 1 1 Y=A＋B ≥1 A B Y “或”邏輯門 A Y 0 1 1 0 Y=A A Y “非”邏輯

47、門 Y=AB & A B Y “與非”邏輯門 A B Y 0 0 1 0 1 1 1 0 1 1 1 0 ≥1 A B Y A B Y 0 0 1 0 1 0 1 0 0 1 1 0 “或非”邏輯門 Y=A＋B ⊕ A B Y Y=AB＋AB A B Y 0 0 0 0 1 1 1 0 1 1 1 0 “異或”邏輯門

48、 B A Y ⊕ ▽ EN 三態(tài)門 12. 說明RS觸發(fā)器為什么具有雙穩(wěn)態(tài)？ 答： （a）邏輯題 & & S R （b）邏輯符號 圖1 由與非門組成的基本RS觸發(fā)器 所謂“雙穩(wěn)態(tài)”的意思是：在正常情況下，RS觸發(fā)器的輸出端Q和Q的狀態(tài)總是相反且穩(wěn)定的。SD和RD稱為直接置“1”端和直接置“0”端。當SD置低電位時使Q=1，因RD端懸空（等效于高電位），故“與非”門1的兩個輸入端（RD和Q）都為高電位，因而這個“與非”門的輸出端

49、Q為低電位，由于這個Q又是“與非”門2的輸入端，從而維持了“與非”門2的輸出為1，因而即使SD恢復高電位時，“與非”門2也保存1狀態(tài)，且穩(wěn)定下來。當RD置低電位時，使Q=0，且RD的低電位輸入撤銷后能穩(wěn)定維持Q=0，所以叫雙穩(wěn)態(tài)。 13. 試述譯碼器的原理。 答： 譯碼器就是將制定的數(shù)碼翻譯成相應的狀態(tài)輸出，使其輸出通道中相應的一條有信號輸出（脈沖或電位），例如一個三位的二進制數(shù)可有八個狀態(tài)，即000、001、010、011、100、101、110、111，因此可有有8條相應的輸出線。（圖請見教材28頁圖2.25） 14. 試述分配器的原理。 答： 分配器可用作節(jié)拍脈沖器。它具

50、有多條輸出線，在每條輸出線上能按一定順序輸出信號，計數(shù)器計數(shù)時，依次有0～7號線上輸出低電位。（圖請見教材28頁圖2.26） 15. 設計一個熟人為A、B、C，輸出為S、C’的全加器，要求： （1） 寫出真值表 （2） 畫出全加器標準符號 答： （1）真值表如下： A B C’ S C 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 （2）全加器標準符號 J’ 全加器的標

51、準符號 J H A B 16. 如圖2-1所示，是一個由三個D觸發(fā)器構成的寄存器，試問它是個完成什么功能的寄存器？設它的初始狀態(tài)Q2Q1Q0=101，在加入2個CP脈沖后，Q2Q1Q0=？此后再加入一個CP脈沖后，Q2Q1Q0=？ Q0 Q1 Q2 ID CI ID CI ID CI CP 圖2-1 答： （1） 循環(huán)右移寄存器 （2） Q2Q1Q0=011 加入一個脈沖變成110，再加入一個脈沖變成011 （3） Q2Q1Q0=101 17. 設有一個D觸

52、發(fā)器，初始狀態(tài)為“0”態(tài)。當D=1時，觸發(fā)脈沖CP先由CP=0，再變?yōu)?→1，再變?yōu)?→0，試寫出這三種狀態(tài)下觸發(fā)器輸出端Q的值。 答： D觸發(fā)器初始狀態(tài)為“0”的含義是Q=0。 （1） 當CP=0，但觸發(fā)器脈沖的上升沿位達到時，D=1不能改變觸發(fā)器的工作狀態(tài)，輸出端Q保存原來的狀態(tài)，即Q=0。 （2） 當CP=0→1時，表示脈沖的前沿到達，則Q和D的狀態(tài)保持一致，Q=1。 （3） 當CP=1→0時，表示脈沖的后沿到達，但因D觸發(fā)器的觸發(fā)脈沖CP有效邊沿規(guī)定為上升沿有效，所以此時無論D如何變化均不能改變D觸發(fā)器的工作狀態(tài)，Q=1。 18. 如圖2-2所示，兩位二進制計數(shù)器加譯碼

53、器電路，若初始狀態(tài)為C2C1=10，則Y3Y2Y1Y0=？加入兩個計數(shù)脈沖后Y3Y2Y1Y0=？ Y3 Y2 Y1 Y0 Q1 Q1 C1 Q2 Q2 C2 計數(shù)脈沖 二進制計數(shù)器 圖2-2 答： 由圖可寫出Y3Y2Y1Y0的邏輯表達式： Y0=Q2·Q1 Y1=Q2·Q1 Y2=Q2·Q1 Y3=Q2·Q1 （1） Y3Y2Y1Y0=1011 （2） Y3Y2Y1Y0=1110 19. 指出圖2-3是完成何功能的寄存器？設電路的初始狀態(tài)Q3Q2Q1Q0=1101，在加入

54、一個時鐘脈沖后，Q3Q2Q1Q0=？ Q0 Q1 Q2 Q3 D C0 Q Q D C1 Q Q D C2 Q Q D C3 Q Q CP 圖2-3 解： （1） 圖2-3是完成算術右移的移位寄存器 （2） Q3Q2Q1Q0=1110 20. 如圖2-4所示由三個D型觸發(fā)器構成的寄存器，試問它是個完成什么功能的寄存器？設它的初始狀態(tài)Q3Q2Q1=011，在加入2個CP脈沖后，Q3Q2Q1=？此后再加入1個CP脈沖后Q3Q2Q1=？ Q1 Q2 Q

55、3 ID CI ID CI ID CI CP 圖2-4 答： （1） 圖2-4是完成循環(huán)右移的移位寄存器 （2） Q3Q2Q1=110 （3） Q3Q2Q1=011 21. 設計一個輸入為A、B，輸出為H、J的半加器，要求： （1） 寫出真值表 （2） 寫出邏輯表達式 答： （1）真值表 A B H J 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 （2）邏輯表達式如下： H=AB＋AB J=AB 22. 如圖2-5所

56、示電路的功能是什么？ Q3 Q2 Q1 Q0 ID CI ID CI ID CI ID CI CP 圖2-5 若初始值Q3Q2Q1Q0=1011 問：經過兩個脈沖后Q3Q2Q1Q0=？ 若再經過一脈沖Q3Q2Q1Q0=？ 答： （1） 圖2-5是右移寄存器 （2） Q3Q2Q1Q0=0010 （3） Q3Q2Q1Q0=0001 23. 如圖2-6所示兩位二進制計數(shù)器加譯碼器，若初始狀態(tài)下Y3Y2Y1Y0=0111，問再經過兩個計數(shù)后Y3Y2Y1Y0=？ 問經過幾個狀態(tài)后它能變成1

57、000碼？ Y3 Y2 Y1 Y0 C2 Q2 Q2 C1 Q1 Q1 圖2-6 答： 由圖2-6可以求得Y3Y2Y1Y0的邏輯表達式： Y0=Q2·Q1 Y1=Q2·Q1 Y2=Q2·Q1 Y3=Q2·Q1 （1） 根據(jù)初始狀態(tài)Y3Y2Y1Y0=0111，（因為表達式Y3= Q2·Q1=0）可導出此時Q2Q1=11。在經過兩個計數(shù)后Y3Y2Y1Y0=1101 （2） Q2Q1有四種狀態(tài)00、01、10、11 初始狀態(tài)： Q2Q1=11時，Y3Y2Y1Y0=0111。 經一

58、個脈沖后， Q2Q1=00時，Y3Y2Y1Y0=1110。 再經一個脈沖后， Q2Q1=01時，Y3Y2Y1Y0=1101。 再經一個脈沖后， Q2Q1=10時，Y3Y2Y1Y0=1011。 可以得出Q2Q1的四種狀態(tài)都不能使Y3Y2Y1Y0成為1000，故不能變成1000。 24. 如圖2-7為二進制計數(shù)器加譯碼器電路。若初態(tài)C2C1=00（即Q2Q1=00）則輸出Y3Y2Y1Y0=？若再加入兩個脈沖后Y3Y2Y1Y0=？ Y3 Y2 Y1 Y0 Q2 Q2 Q1 Q1 C2 C1 圖

59、2-7 答： 由圖2-7可以求得Y3Y2Y1Y0的邏輯表達式： Y0=Q2·Q1 Y1=Q2·Q1 Y2=Q2·Q1 Y3=Q2·Q1 （1） C2C1=00，代入邏輯表達式得，Y3Y2Y1Y0=1110。 （2） 再經過兩個脈沖后，C2C1=10，代入邏輯表達式的，Y3Y2Y1Y0=1011 25. 如圖2-8所示由三個D觸發(fā)器構成的寄存器，試問它是個完成什么功能的寄存器？設初始狀態(tài)Q2Q1Q0=011，在加入1個CP脈沖后，Q2Q1Q0=？，此后再加入一個CP脈沖后，Q2Q1Q0=？ ID CI ID CI Q2 Q1

60、ID CI Q0 “1” CP 圖2-8 解： （1） 移入“1”的右移寄存器； （2） Q2Q1Q0=101； （3） Q2Q1Q0=110 26. 建立Y=X1X2X3的真值表. 答： X1 X2 X3 X1X2X3 X1X2X3 0 0 0 0 1 0 0 1 0 1 0 1 0 0 1 0 1 1 0 1 1 0 0 0 1 1 0 1 0 1 1 1 0 0 1 1 1 1 1 0 27. 如圖2-9所示的邏輯功能是什么？

61、 若初始值Q2Q1Q0=101 問加入兩個脈沖后Q2Q1Q0=？ 若再加入兩個脈沖后Q2Q1Q0==？ Q0 Q1 Q2 D D D CP 圖2-9 解： （1） 左移循環(huán)寄存器 （2） Q2Q1Q0=110 （3） Q2Q1Q0=011 28. 圖2-10是一個二位二進制計數(shù)器譯碼器電路，若初始狀態(tài)C2C1=11，則輸出Y3Y2Y1Y0為多少？加入兩個計數(shù)脈沖后，輸出Y3Y2Y1Y0又為多少？ Y3 Y2 Y1 Y0 & & & & Q1 Q1

62、 Q2 Q2 C2 C1 計數(shù)脈沖 圖2-10 答： （1） 計數(shù)器的初始狀態(tài)是C2C1=11，參加譯碼的信號有四個：Q1=1，Q1=0，Q2=1，Q2=0。經過譯碼，得： Y0=Q2·Q1=0·0=1 Y1=Q2·Q1=0·1=1 Y2=Q2·Q1=1·0=1 Y3=Q2·Q1=1·1=0 所以C2C1=11，Y3Y2Y1Y0=0111 （2） 經兩個技術脈沖后C2C1=01，參加譯碼的信號有四個：Q1=1，Q1=0，Q2=0，Q2=1。經過譯碼，得 Y0=Q2·Q1=1·0=1 Y1=Q2

63、·Q1=1·1=0 Y2=Q2·Q1=0·0=1 Y3=Q2·Q1=0·1=1 所以C2C1=01，Y3Y2Y1Y0=1101 29. 畫出RS基本觸發(fā)器的結構圖，說明它的兩個穩(wěn)定狀態(tài)。 答： Q Q 1 1 R S 圖2-11 答： （1） S=0，R=1時，門1輸出比為1，門2兩輸入端均是1，輸出比為0。此時是第一個穩(wěn)態(tài)Q=1。 （2） S=1，R=0時，門2輸出比為1，門1兩輸入端均是1，輸出比為0。此時是第二個穩(wěn)態(tài)Q=0。 【重點難點舉例點評】 一、譯碼器 譯碼器

64、就是將輸入的數(shù)碼譯為相應的狀態(tài)輸出，使其輸出通道中相應的一路有信號輸出。 譯碼器是具有譯碼功能的一個電路，由一個二進制數(shù)寄存器和譯碼電路兩部分組成。其中的二進制數(shù)寄存器由多個D觸發(fā)器組成，其作用是記錄參見譯碼的信號。譯碼電路由多個“與”門電路組成，其作用是對寄存器中的信息進行譯碼。譯碼的結果是選中相應的一路作為輸出通道。 譯碼輸入信號的二進制數(shù)的位數(shù)決定了譯碼器輸出通道的個數(shù)。若譯碼輸入信號是二位二進制數(shù)，則輸出通道有22=4個，而輸入信號的每一個狀態(tài)與一個相應的輸出通道對應。當譯碼輸入信號為00時選中0通道；輸入01時選中1通道；輸入10時選中2通道；輸入11時選中3通道。同樣，三位譯碼

65、器有8個輸出通道。 如果要求譯碼器的輸出狀態(tài)是選擇一個低電位的通道，則譯碼器中應采用“與非”門來組成譯碼邏輯電路。 3：8譯碼器的邏輯符號以及工作狀態(tài)表如圖2-12所示。 3:8譯碼器工作狀態(tài)表 輸入信號 3:8 Y1 Y0 輸出通道 A2 A1 A0 0 0 0 A0 Y2 0 0 0 1 譯碼器 A1 Y3 Y4 1 0 1 0 Y5 2 0 1 1 A3 Y6 3 1 0 0 Y7 4 1 0 1 3:8譯碼器邏輯符號 5 1 1 0 6 1 1 1 7 圖2-12 3:8譯

66、碼器邏輯符號 在計算機中有兩種譯碼器功能的譯碼器，即“指令譯碼器”和“地址譯碼器”。 指令譯碼器是將存放在指令寄存器中代表指令操作類型的二進制數(shù)碼譯為操作命令，轉去控制、協(xié)調計算機中有關的部件，完成指令所規(guī)定的操作。 地址譯碼器是將存放在“地址寄存器”中的地址信號進行譯碼，譯碼的結果是選中內存指定的存儲單元或選中某個外設。 【典型例題分析】 3 2 1 0 Q2 Q2 Q1 Q1 Q2 Q2 Q1 Q1 C2 C1 2位二進制數(shù)寄存器 圖2-13 1. 圖2-13是一個 A．寄存器 B．分配器 C．譯碼器 D．觸發(fā)器 2. 假定輸出線為低電位時，該通道被選中，則當C2C1=10時，選中 通道。 A．0 B．1 C．2 D．4 3. 圖2-13是一個 譯碼器。 A·1：2 B·3：8 C·2：4 D·4：8 【答案】 D C C 【分析