《數(shù)字電子技術》PPT課件

《《數(shù)字電子技術》PPT課件》由會員分享，可在線閱讀，更多相關《《數(shù)字電子技術》PPT課件（54頁珍藏版）》請在裝配圖網(wǎng)上搜索。

1、書名：數(shù)字電子技術 ISBN： 978-7-111-32235-1 作者：胡祥青 何暉 出版社：機械工業(yè)出版社 本書配有電子課件,數(shù)字電子技術 ppt 課件,第3章組合邏輯電路,編者：胡祥青,數(shù)字電子技術 ppt 課件,本章要點,目的與要求： 掌握組合邏輯電路的定義、特點和研究重點、功能描述；掌握組合電路的分析方法和設計方法。 重點與難點： 組合電路的分析方法和設計方法。,數(shù)字電子技術 ppt 課件,3.1 概述,組合邏輯電路是指在任何時刻的輸出狀態(tài)只取決于這一時刻的輸入狀態(tài)，而與電路的原來狀態(tài)無關的電路。 組合邏輯電路可以有一個或多個輸入端，也可以有一個或多個輸出端，其示意框圖如圖3-1所示

2、。在組合電路中，數(shù)字信號是單向傳遞的，即只有從輸入到輸出的傳遞，沒有從輸出到輸入的反傳遞，所以各輸出只與各輸入的即時狀態(tài)有關，沒有存儲記憶功能。生活中電子密碼鎖，銀行取款機等都是組合電路的實例。,數(shù)字電子技術 ppt 課件,,圖3-1 組合邏輯電路的框圖,數(shù)字電子技術 ppt 課件,3.2 組合邏輯電路的分析與設計方法,3.2.1組合邏輯電路的分析方法 1.基本分析方法 所謂邏輯分析就是給定邏輯電路，確定邏輯功能。 組合邏輯電路的分析步驟是： （1）給定邏輯電路輸出邏輯函數(shù)式 一般從輸入端向輸出端逐級寫出各個門輸出對其輸入的邏輯表達式，從而寫出整個邏輯電路的輸出對輸入變量的邏輯函數(shù)式。必要時，

3、可進行化簡，求出最簡輸出邏輯函數(shù)式。,數(shù)字電子技術 ppt 課件,,（2）列真值表 根據(jù)最簡輸出邏輯函數(shù)式，列出函數(shù)真值表（3）分析邏輯功能 通常通過分析真值表的特點來說明電路的邏輯功能。 上述組合邏輯電路的分析過程如圖3-2所示。,圖3-2 組合邏輯電路的分析過程,數(shù)字電子技術 ppt 課件,2.舉例,例3-1分析圖3-3所示邏輯電路的功能。,圖3-3 例3-1邏輯圖,數(shù)字電子技術 ppt 課件,,解：（1）寫出輸出邏輯函數(shù)表達式（逐級寫，并且適當運用公式，變成便于寫真值表的與或表達式）：,數(shù)字電子技術 ppt 課件,,（2）列真值表將 、 、 各種取值組合代入式中，可列出真值表，見表3-

4、1。 （3）邏輯功能分析 分析以上真值表，可以發(fā)現(xiàn)，當三個輸入邏輯變量、、取值一致時，電路輸出1，否則，電路輸出0。這是一個對輸入信號取值進行判斷的電路，稱為“一致判斷電路”。,數(shù)字電子技術 ppt 課件,表3-1 例3-1真值表,例3-2 分析圖3-4所示組合邏輯電路的功能。,圖3-4 例3-2邏輯圖,,解：（1）寫出該組合邏輯電路的輸出邏輯表達式,,（2）列出真值表，見表3-2。 （3）邏輯功能分析 分析真值表可知：當四個輸入信號中1的個數(shù)為奇數(shù)時，輸出為0；當四個輸入信號中1的個數(shù)為偶數(shù)時，輸出為1。所以這是一個四位輸入信號的奇偶校驗電路。,表3-2 例3-2真值表,3.2.2 組合

5、邏輯電路的一般設計方法,1.基本設計方法 所謂設計就是按設計要求畫出邏輯圖。設計過程大致如下： （1）邏輯抽象 根據(jù)要實現(xiàn)的邏輯功能，通過對已知條件的分析，確定輸入、輸出變量；定義邏輯狀態(tài)的含義，以二值邏輯的0、1兩種狀態(tài)分別表示輸入河輸出變量的兩種不同的邏輯狀態(tài)；根據(jù)給定邏輯問題的因果關系，列出真值表。,,（ 2）寫出邏輯表達式 根據(jù)真值表，求出輸出函數(shù)的邏輯表達式，并進行變換和化簡，得到需要的最簡表達式。 （3）畫出邏輯電路圖 根據(jù)表達式，畫出邏輯圖，用要求的門電路實現(xiàn)電路功能。 整個設計過程如圖3-5中的框圖所示。,圖3-5 組合邏輯電路的設計過程,1.設計舉例,（1）單輸出組合邏輯電

6、路的設計 例3-3利用與非門設計一個 、 、 三人表決電路。當表決某個提案時，多數(shù)人同意，提案通過，同時A具有否決權(quán)。 解：1）邏輯抽象。設 、 、 三個人，表決同意時用1表示，不同意時用0表示； 為表決結(jié)果，提案通過用1表示，通不過用0表示，同時還應考慮 具有否決權(quán)。由此因果關系，列出真值表，見表3-3。,表3-3 例3-3真值表,,2）寫出邏輯表達式。先根據(jù)真值表寫出邏輯表達式的與或式，因該題要求利用與非門實現(xiàn)，再將表達式化為與非表達式： 3）畫出邏輯圖，如圖3-6所示。,圖3-6 例3-3邏輯圖,,例3-4 用與非門設計一個交通報警控制電路。交通信號燈有紅、綠、黃3種，3種燈分

7、別單獨工作或黃、綠燈同時工作時屬正常情況，其它情況均屬故障，出現(xiàn)故障時輸出報警信號。 解：設紅、綠、黃燈分別用 、 、 表示，燈亮時其值為1，燈滅時其值為0；輸出報警信號用表示，燈正常工作時其值為0，燈出現(xiàn)故障時其值為1；根據(jù)邏輯要求列出真值表，見表3-4。,表3-4 例3-4真值表,,根據(jù)真值表寫出邏輯函數(shù)表達式： 化簡為 用與非門實現(xiàn)，再化為與非表達式,由此得邏輯圖，如圖3-7所示。,(2）多輸出組合邏輯電路的設計,例3-5 旅客列車按發(fā)車的優(yōu)先級別依次分為特快、直快和普客3種，若有多列列車同時發(fā)出發(fā)車的請求，則只允許其中優(yōu)先級別最高的列車發(fā)車。試設計一個優(yōu)先發(fā)車的排隊邏輯電路。 解：

8、設輸入變量為 、 、 ，分別代表特快、直快和普客3種列車，有發(fā)車請求時其值為1，無發(fā)車請求時其值為0。輸出發(fā)車信號分別用 、 、表示，為1表示允許特快列車發(fā)車，為1表示允許直快列車發(fā)車，為1表示允許普客列車發(fā)車。根據(jù)3種列車發(fā)車的優(yōu)先級別，可列出該優(yōu)先發(fā)車的排隊邏輯電路的真值表，見表3-5。,表3-5 例3-5真值表,,分別寫出輸出函數(shù) 、 、 的邏輯表達式 將邏輯表達式化簡為,用非門和與非門實現(xiàn)該邏輯功能的電路如圖3-8所示。,圖3-8 例3-5邏輯圖,3.3 常用組合邏輯電路實例,有一些完成編碼、譯碼、求和、數(shù)據(jù)選擇等功能的組合邏輯電路在各類數(shù)字系統(tǒng)中經(jīng)常大量地被采用。為了使用方便，目

9、前已經(jīng)將這些電路標準化，并制作成中規(guī)模的單片集成電路產(chǎn)品，常用的有編碼器、譯碼器、數(shù)據(jù)選擇器、加法器、比較器等。這些集成電路具有通用性強、兼容性好、工作穩(wěn)定可靠等優(yōu)點，被廣泛采用。本節(jié)介紹它們的工作原理、功能及其使用方法。,3.3.1 編碼器,數(shù)字電路中，需要將具有某種特定含義的信號變成代碼，利用代碼表示具有特定含義對象的過程，稱為編碼。能夠完成編碼功能的器件，稱為編碼器。 1.二進制編碼器 二進制編碼器是用n位二進制代碼對 個信號進行編碼的電路。以3位二進制編碼器為例。輸入為 為8個需要編碼的信號，高電平請求編碼有效，即當某一個輸入端為高電平時，就輸出與該輸入端相對應的代碼； 、 、 為三

10、位二進制代碼，輸出與該輸入端相對應的原碼，其真值表見表3-6。由于該編碼器有8個輸入端，3個輸出端，故稱8線-3線編碼器。,表3-6 3位二進制編碼器真值表,,本例中編碼器輸入信號是高電平即“1”有效，也有低電平即“0”有效的編碼器。輸出為原碼，也有輸出反碼的。從真值表可看出，該編碼器對輸入要求比較苛刻，任何時刻只允許一個輸入信號有效，不允許有兩個或兩個以上的輸入信號同時請求編碼，否則輸出編碼會發(fā)生混亂。這就是說 ， 這8個編碼信號是相互排斥的。,8線-3線編碼器的邏輯示意圖如圖3-9所示。,2二十進制編碼器,人們習慣用十進制，而數(shù)字電路只識別二進制，則需要相互轉(zhuǎn)換。二十進制編碼器的功能

11、是將十進制數(shù)碼轉(zhuǎn)換為8421BCD碼。輸入為10個互斥的數(shù)碼， 高電平有效；輸出為原碼，4位二進制代碼。真值表見表3-7。,3優(yōu)先編碼器,普通的編碼器在某一時刻只允許有一個有效的輸入信號，若有兩個或兩個以上的輸入信號請求編碼，輸出端會發(fā)生混亂。為解決這一問題，設計出優(yōu)先編碼器。優(yōu)先編碼器允許多個有效輸入信號同時存在，并根據(jù)事先設定的優(yōu)先級別不同，編碼器只接受輸入信號中優(yōu)先級別最高的編碼請求，而不響應其它的輸入信號。下面以集成3位二進制優(yōu)先編碼器74LS148為例，說明優(yōu)先編碼器的工作原理及使用方法。,,74LS148是8線-3線的編碼器，編碼信號輸入端為 ，輸入低電平0有效；輸出為反碼。優(yōu)先

12、級別 為最高， 次之，其余依次類推， 的級別最低。當 時，其余輸入信號不論是0還是1都不起作用，電路只對進行編碼，輸出 ，為原碼111的反碼，其余類推。真值表見表3-8。,表3-8 集成3位二進制優(yōu)先編碼器74LS148的真值表,,電路增加了部分使能端：使能輸入端 (低電平有效)、使能輸出端 (高電平有效)，使能端 、 配合可以實現(xiàn)多級編碼器之間的優(yōu)先級別的控制。 為擴展輸出端，是控制標志。 表示輸出編碼有效； 表示輸出編碼無效。,引腳圖如圖所示,將兩片7

13、4LS148擴展成16線-4線優(yōu)先編碼器，連接方法如圖3-11所示。,3.3.2 譯碼器,把具有特定意義信息的二進制代碼翻譯出來的過程稱為譯碼，實現(xiàn)譯碼操作的電路稱為譯碼器。譯碼是編碼的逆過程，是一種多輸入、多輸出組合邏輯電路。常用的譯碼器電路有二進制譯碼器、二十進制譯碼器和顯示譯碼器等。 1二進制譯碼器 將輸入二進制代碼譯成相應輸出信號的電路稱為二進制譯碼器。,,二進制譯碼器的輸入端為個，輸出端為個，對應于輸入代碼的每一種狀態(tài)，個輸出中只有所對應的一個產(chǎn)生有效電平（設計時可確定高電平“1”有效，也可確定低電平“0”有效），其余輸出全為無效電平。這種譯碼器又稱為n線- 線譯碼器。下面以3

14、線-8線譯碼器為例，說明譯碼器的工作原理及擴展使用。,3線-8線譯碼器的輸入為3位二進制代碼，輸出是8個互斥的信號，其真值表見表。,由真值表可得輸出邏輯表達式為,,從輸出邏輯表達式，可看出：二進制譯碼器的輸出提供了輸入變量的全部最小項的非， 。（若輸出高電平有效，則 ，提供了輸入變量的全部最小項），亦即將輸入二進制代碼的各種狀態(tài)都譯出來了。因此，二進制譯碼器又稱全譯碼器，或變量譯碼器。 集成3線-8線譯碼器有74LS138，其引腳圖及邏輯示意圖如圖3-12所示。輸入端 、 、 為二進制代碼，輸出端 ，低電平有效；還增加了三個使能端 （高電平有效）、 （低電平有效）和 （低電平有效）

15、。,74LS138引腳圖及邏輯示意圖,74LS138真值表,利用使能端，可將兩片74LS138擴展成4線 - 16線譯碼器。,、 、 、 為輸入四位代碼，將 與高位片的 和低位片的 、 相連，同時將低位片的 和高位片的 、 ，便組成了4線一16線譯碼器，工作情況如下： 當 時，低位片工作，這時， 輸出由輸入二進制代碼 決定。由于高位片的 而不能工作，輸出 都為高電平1。 當 時，低位片的 不工作，輸出 都為高電平1。高位片的 ， 處于工作狀態(tài)，輸出 由輸入二進制決定。,,,,,,,,,,,,,,,,,,,,,,兩片74LS1

16、38的級連,2二 - 十進制譯碼器,二 - 十進制譯碼器就是將4位BCD碼的十組代碼翻譯成09十個對應輸出信號的電路。二 - 十進制譯碼器的輸入是十進制數(shù)的4位二進制編碼（BCD碼），分別用 、 、 、 表示；輸出的是與10個十進制數(shù)字相對應的10個信號，低電平有效，用 表示。由于二 - 十進制譯碼器有4根輸入線，10根輸出線，所以又稱為4線-10線譯碼器，集成4線-10線譯碼器有CT74LS42。,,,,,,,,,CT74LS42，其引腳圖及邏輯功能示意圖,4線 - 10線譯碼器CT74LS42真值表,,,代碼10101111沒有使用，稱作偽碼。 當輸入偽碼10101111時，輸出 都 為高電平1，不會出現(xiàn)低電平0。因此，譯 碼器不會產(chǎn)生錯誤譯碼。,