數(shù)電期末總結(jié)知識(shí)要點(diǎn).doc

《數(shù)電期末總結(jié)知識(shí)要點(diǎn).doc》由會(huì)員分享，可在線閱讀，更多相關(guān)《數(shù)電期末總結(jié)知識(shí)要點(diǎn).doc（10頁(yè)珍藏版）》請(qǐng)?jiān)谘b配圖網(wǎng)上搜索。

數(shù)字電路各章知識(shí)點(diǎn) 第1章 邏輯代數(shù)基礎(chǔ) 一、 數(shù)制和碼制 1．二進(jìn)制和十進(jìn)制、十六進(jìn)制的相互轉(zhuǎn)換 2．補(bǔ)碼的表示和計(jì)算 3．8421碼表示 二、 邏輯代數(shù)的運(yùn)算規(guī)則 1．邏輯代數(shù)的三種基本運(yùn)算：與、或、非 2．邏輯代數(shù)的基本公式和常用公式 邏輯代數(shù)的基本公式（P10） 邏輯代數(shù)常用公式： 吸收律： 消去律： 多余項(xiàng)定律： 反演定律： 三、 邏輯函數(shù)的三種表示方法及其互相轉(zhuǎn)換 ★ 邏輯函數(shù)的三種表示方法為：真值表、函數(shù)式、邏輯圖 會(huì)從這三種中任一種推出其它二種，詳見(jiàn)例1-6、例1-7 邏輯函數(shù)的最小項(xiàng)表示法 四、 邏輯函數(shù)的化簡(jiǎn)： ★ 1、 利用公式法對(duì)邏輯函數(shù)進(jìn)行化簡(jiǎn) 2、 利用卡諾圖隊(duì)邏輯函數(shù)化簡(jiǎn) 3、 具有約束條件的邏輯函數(shù)化簡(jiǎn) 例1.1 利用公式法化簡(jiǎn) 解： 例1.2 利用卡諾圖化簡(jiǎn)邏輯函數(shù) 約束條件為 解：函數(shù)Y的卡諾圖如下： 第2章 集成門(mén)電路 一、 三極管如開(kāi)、關(guān)狀態(tài) 1、飽和、截止條件：截止： 飽和： 2、反相器飽和、截止判斷 二、基本門(mén)電路及其邏輯符號(hào) ★ 與門(mén)、或非門(mén)、非門(mén)、與非門(mén)、OC門(mén)、三態(tài)門(mén)、異或、傳輸門(mén) （詳見(jiàn)附表：電氣圖用圖形符號(hào) P321 ） 二、 門(mén)電路的外特性 ★1、電阻特性：對(duì)TTL門(mén)電路而言，輸入端接電阻時(shí)，由于輸入電流流過(guò)該電阻，會(huì)在電阻上產(chǎn)生壓降，當(dāng)電阻大于開(kāi)門(mén)電阻時(shí)，相當(dāng)于邏輯高電平。詳見(jiàn)習(xí)題【2-7】、【2-11】 2、輸入短路電流IIS 輸入端接地時(shí)的輸入電流叫做輸入短路電流IIS。 3、輸入高電平漏電流IIH 輸入端接高電平時(shí)輸入電流 4、輸出高電平負(fù)載電流IOH 5、輸出低電平負(fù)載電流IOL 6、扇出系數(shù)NO 一個(gè)門(mén)電路驅(qū)動(dòng)同類門(mén)的最大數(shù)目。 非門(mén)的扇出系數(shù)：M1=IOL/IIL ，M2=IOH/IIH ，N=MIN（M1 ，M2）。 第3章 組合邏輯電路 一、 組合邏輯電路：任意時(shí)刻的輸出僅僅取決于該時(shí)刻的輸入，與電路原來(lái)的狀態(tài)無(wú)關(guān) 二、 組合邏輯電路的分析方法 ★ 三、 若干常用組合邏輯電路 譯碼器（74LS138、74LS139） 數(shù)據(jù)選擇器（掌握表達(dá)式） 全加器（真值表分析） 四、 組合邏輯電路設(shè)計(jì)方法 ★ 1、 用門(mén)電路設(shè)計(jì) 2、 用譯碼器、數(shù)據(jù)選擇器實(shí)現(xiàn) 五、 集成器件的接聯(lián) P95圖3-28 以及 P102圖3-40 例3.1 試設(shè)計(jì)一個(gè)三位多數(shù)表決電路 1、 用與非門(mén)實(shí)現(xiàn) 2、 用譯碼器74LS138實(shí)現(xiàn) 3、 用雙4選1數(shù)據(jù)選擇器74LS153 解：1. 邏輯定義 設(shè)A、B、C為三個(gè)輸入變量，Y為輸出變量。邏輯1表示同意，邏輯0表示不同意，輸出變量Y=1表示事件成立，邏輯0表示事件不成立。 2. 根據(jù)題意列出真值表如表3.1所示 表3.1 3. 經(jīng)化簡(jiǎn)函數(shù)Y的最簡(jiǎn)與或式為： 4. 用門(mén)電路與非門(mén)實(shí)現(xiàn) 函數(shù)Y的與非—與非表達(dá)式為： 邏輯圖如下： 5. 用3—8譯碼器74LS138實(shí)現(xiàn) 由于74LS138為低電平譯碼，故有 由真值表得出Y的最小項(xiàng)表示法為： 用74LS138實(shí)現(xiàn)的邏輯圖如下： 6. 用雙4選1的數(shù)據(jù)選擇器74LS153實(shí)現(xiàn) 74LS153內(nèi)含二片雙4選1數(shù)據(jù)選擇器，由于該函數(shù)Y是三變量函數(shù)，故只需用一個(gè)4選1即可，如果是4變量函數(shù)，則需將二個(gè)4選1級(jí)連后才能實(shí)現(xiàn) 74LS153輸出的邏輯函數(shù)表達(dá)式為： 三變量多數(shù)表決電路Y輸出函數(shù)為： 令 則 邏輯圖如下： 第4章 集成觸發(fā)器 一、 觸發(fā)器：能儲(chǔ)存一位二進(jìn)制信號(hào)的單元 二、 各類觸發(fā)器特性方程 ★ RS： JK： D： T： T： 三、 各類觸發(fā)器動(dòng)作特點(diǎn)及波形圖畫(huà)法 ★ 基本RS觸發(fā)器：、每一變化對(duì)輸出均產(chǎn)生影響 同步RS觸發(fā)器：在CP高電平期間R、S變化對(duì)輸出有影響 主從RS觸發(fā)器：在CP=1期間，主觸發(fā)器狀態(tài)隨R、S變化 CP下降沿，從觸發(fā)器按主觸發(fā)器狀態(tài)翻轉(zhuǎn) 主從JK觸發(fā)器：動(dòng)作特點(diǎn)和主從型RS類似。在CP=1期間，JK狀態(tài)應(yīng)保持不變，否則會(huì)產(chǎn)生一次變化。 T觸發(fā)器：Q是CP的二分頻 邊沿觸發(fā)器：觸發(fā)器的次態(tài)僅取決于CP（上升沿/下降沿）到達(dá)時(shí)輸入信號(hào)狀態(tài)。 四、 觸發(fā)器轉(zhuǎn)換 D觸發(fā)器和JK觸發(fā)器轉(zhuǎn)換成T和T’觸發(fā)器 第5章 時(shí)序邏輯電路 一、時(shí)序邏輯電路的組成特點(diǎn)：任一時(shí)刻的輸出信號(hào)不僅取決于該時(shí)刻的輸入信號(hào)，還和電路原狀態(tài)有關(guān)。時(shí)序邏輯電路由組合邏輯電路和存儲(chǔ)電路組成。 二、同步時(shí)序邏輯電路的分析方法 ★ 邏輯圖 → 寫(xiě)出驅(qū)動(dòng)方法 → 寫(xiě)出特性方程 → 寫(xiě)出輸出方程 → 畫(huà)出狀態(tài)轉(zhuǎn)換圖 （詳見(jiàn)例5-1）。 三、 典型時(shí)序邏輯電路 1. 移位寄存器及移位寄存器型計(jì)數(shù)器。 2. 集成計(jì)數(shù)器 4位同步二進(jìn)制計(jì)數(shù)器74LS161：異步清0（低電平），同步置數(shù)，CP上升沿計(jì)數(shù)，功能表見(jiàn)表5-10； 4位同步二進(jìn)制計(jì)數(shù)器74LS163：同步清0（低電平），同步置數(shù)，CP上升沿計(jì)數(shù)，功能表見(jiàn)表5-11； 4位同步十進(jìn)制計(jì)數(shù)器74LS160：同74LS161，功能見(jiàn)表5-14； 同步十六進(jìn)制加/減計(jì)數(shù)器74LS191：無(wú)清0端，只有異步預(yù)置端，功能見(jiàn)表5-12 ； 雙時(shí)鐘同步十六進(jìn)制加減計(jì)數(shù)器74LS193：有二個(gè)時(shí)鐘CPU，CPD，異步置0（H），異步預(yù)置（L），功能見(jiàn)表5-13。 四、 時(shí)序邏輯電路的設(shè)計(jì) 1. 用觸發(fā)器組成同步計(jì)數(shù)器的設(shè)計(jì)方法及設(shè)計(jì)步驟（例5-3） 邏輯抽象 → 狀態(tài)轉(zhuǎn)換圖 → 畫(huà)出次態(tài) 以及各輸出的卡諾圖 → 利用卡諾圖求狀態(tài)方程和驅(qū)動(dòng)方程、輸出方程 → 檢查自啟動(dòng)（如不能自啟動(dòng)則應(yīng)修改邏輯） →畫(huà)邏輯圖 2. 用集成計(jì)數(shù)器組成任意進(jìn)制計(jì)數(shù)器的方法 ★ 置0法：如果集成計(jì)數(shù)器有清零端，則可控制清零端來(lái)改變計(jì)數(shù)長(zhǎng)度。如果是異步清零端，則N進(jìn)制計(jì)數(shù)器可用第N個(gè)狀態(tài)譯碼產(chǎn)生控制信號(hào)控制清零端，產(chǎn)生控制信號(hào)時(shí)應(yīng)注意清零端時(shí)高電平還是低電平。 置數(shù)法：控制預(yù)置端來(lái)改變計(jì)數(shù)長(zhǎng)度。 如果異步預(yù)置，則用第N個(gè)狀態(tài)譯碼產(chǎn)生控制信號(hào)。 如果同步預(yù)置，則用第N-1個(gè)狀態(tài)譯碼產(chǎn)生控制信號(hào)，也應(yīng)注意預(yù)置端是高電平還是低電平。 兩片間進(jìn)位信號(hào)產(chǎn)生：有串行進(jìn)位和并行進(jìn)位二種方法。詳見(jiàn)P182圖5-57 第6章 可編程邏輯器件 一、半導(dǎo)體存儲(chǔ)器的分類及功能 從功能上分為隨機(jī)存取存儲(chǔ)器RAM和只讀存儲(chǔ)器ROM。RAM特點(diǎn)：正常工作時(shí)可讀可寫(xiě)，掉電時(shí)數(shù)據(jù)丟失。ROM特點(diǎn)：正常工作時(shí)可讀不可寫(xiě)，掉電時(shí)數(shù)據(jù)保留。 二、半導(dǎo)體存儲(chǔ)器結(jié)構(gòu) 1.ROM、RAM結(jié)構(gòu)框圖以及兩者差異 2.二極管ROM點(diǎn)陣圖 三、存儲(chǔ)器容量擴(kuò)展 ★ 位擴(kuò)展：增加數(shù)據(jù)位數(shù)；字?jǐn)U展：增加存儲(chǔ)單元；字位全擴(kuò)展。 第8章 脈沖的產(chǎn)生和整形電路 重點(diǎn)：555電路及其應(yīng)用 ★ 一、 用555電路組成施密特觸發(fā)器 1. 電路如圖6.1所示 2. 回差計(jì)算 回差 3. 對(duì)應(yīng)輸入波形、輸出波形如圖6.2所示 二、 用555電路組成單穩(wěn)態(tài)電路 1. 電路如圖6.3所示 穩(wěn)態(tài)時(shí) 2. 脈寬參數(shù)計(jì)算 3. 波形如圖6.4所示 三、 用555組成多諧振蕩器 1. 電路組成如圖6.5所示 2. 電路參數(shù)： 充電：； 放電： 周期 第9章 數(shù)/模 和 模/數(shù) 轉(zhuǎn)換電路 一、 D/A 轉(zhuǎn)換器 D/A 轉(zhuǎn)換器的一般形式為： ，為比例系數(shù)，為輸入的二進(jìn)制數(shù)，D/A 轉(zhuǎn)換器的電路結(jié)構(gòu)主要看有權(quán)電阻、T型電阻網(wǎng)絡(luò)D/A 轉(zhuǎn)換器等。 T型電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器輸出電壓和輸入二進(jìn)制數(shù)之間關(guān)系的推導(dǎo)過(guò)程。 二、 A/D 轉(zhuǎn)換器 1. A/D 轉(zhuǎn)換器基本原理 取樣定理：為保證取樣后的信號(hào)不失真恢復(fù)變量信號(hào)，設(shè)采樣頻率為，，則 A/D 轉(zhuǎn)換器過(guò)程：采樣、保持、量化、編碼 2. 典型A/D 轉(zhuǎn)換器的工作原理 逐次逼近型A/D 轉(zhuǎn)換器原理 雙積分型A/D 轉(zhuǎn)換器的原理 10