數字電路基礎ppt課件

《數字電路基礎ppt課件》由會員分享，可在線閱讀，更多相關《數字電路基礎ppt課件（109頁珍藏版）》請在裝配圖網上搜索。

6.1 概述 6.2 邏輯門電路 6.3 邏輯代數的基本公式和規(guī)則 6.4 邏輯函數的化簡,本章主要內容,,1,數字電路的基本工作信號是以高低電平為特征的二進制信號，分析和 設計數字電路的主要工具是邏輯代數。,本章先介紹數字電路的基本概念、數制與碼制、基本邏輯運算及門電 路，然后介紹邏輯代數的基本公式與定理、邏輯函數的表示方法以及邏輯 函數的化簡。,6.1 概述,6.1.1 數字電路與脈沖信號,1．數字電路,在時間上和數值上均是離散（或不連續(xù)）的信號稱為數字信號,常用數字0和1來表示。,2,這里的0和1不是十進制數中的數字，而是邏輯0和邏輯1。,產生和處理這類數字信號的電路稱為數字電路或邏輯電路。數字電 路的任務是對數字信號進行運算（算術運算和邏輯運算）、計數、存貯、 傳遞和控制。,2．脈沖信號,所謂脈沖，是指脈動、短促和不連續(xù)的意思。,在數字電子技術中，把作用時間很短的、突變的電壓或 電流稱為脈沖。,數字信號實質上是一種脈沖信號。,常見的脈沖信號波形有矩形波、尖頂波等多種。,3,一個實際的脈沖波形如圖6.1.1所示。,脈沖幅度 A,脈沖上升沿 tr,脈沖周期 T,脈沖下降沿 tf,脈沖寬度 tp,A,tp,tr,tf,T,實際的矩形波,4,脈沖前沿─脈沖最先來到的一邊，指脈沖的幅度由10%上升到90%所需的時間。,脈沖后沿─脈沖結束時的一 邊，指脈沖的幅度由90%下 降到10%所需要的時間。,脈沖寬度─脈沖前沿幅度的50%到后沿幅度的50%所需要的時間，也稱脈沖持續(xù)時間。,脈沖幅度A─脈沖信號變化的最大值。,其波形的物理意義參數敘述如下,5,脈沖周期T─周期性脈沖信號前后兩次出現的時間間隔。,脈沖信號又分為正脈沖和 負脈沖，正脈沖的前沿是上 升邊，后沿是下降邊，負脈 沖正好相反。理想矩形脈沖 如圖6.1.2所示。,,脈沖頻率─單位時間內的脈沖數，與周期的關系為,6,6.1.2 邏輯狀態(tài)的表示方法,現實生活當中有很多對立的狀態(tài)，像開關的閉合和斷開，燈泡的亮和 滅，事物的真和假，脈沖信號的有和無等。在數字電路當中通常用邏輯“1” 和“0”來表示這兩種狀態(tài)。例如，燈亮為“1”，燈滅為“0”；有脈沖為“1”， 無脈沖為“0”。,脈沖信號通常用它的電位高低來表示：有脈沖時電位較高，稱它具有高 電平；無脈沖時電位較低，稱它具有低電平。,注意,因受各種因素的影響，高、低電平并不是單一的數值，而是指的一個范圍。,7,在數字系統中，脈沖信號的高、低電平都用“1”或“0”來表示，如果高電 平用“1”，低電平用“0”表示，稱為正邏輯系統。如果高電平用“0”，低電平 用“1”表示，稱為負邏輯系統。 本書中采用正邏輯系統。,6.1.3 數制與碼制,1．數制 數制是計數進位制的簡稱。人們在日常生活中，習慣于用十進制數，而在數字系統中，多采用二進制數，有時也采用八進制數或十六進制數。,（1）十進制：十進制數有0、1、2、…9十個數碼，計數的基數是10，進位規(guī)則是“逢十進一”。對于任意一個十進制數N可表示為,8,,（6.1.1),,注意：小數點的前一位為第0位，即 。,,其中Ki是第i位的數碼， 稱為第i位的權。,例6.1.1 將十進制數129.5寫成按權展開形式,解：,（2）二進制：二進制有0、1兩個數碼，基數為2，按“逢二進一”的規(guī)律計數。 對于任意一個二進制數N可表示為,(6.1.2),,同理， Ki是第 位的數碼， 稱為第 位的權。,例6.1.2 將二進制數寫成按權展開形式。,,解：,（3）十六進制：十六進制有0、1、2、…9、A（10）、B（11）、C12）、 D（13）、E（14）、F（15）十六個數碼?；鶖禐?6，按“逢十六進一”的規(guī)律計數。仿效二進制和十進制，任意一個十六進制數N可表示為,（6.1.3),例6.1.3 將十六進制數 寫成按權展開形式。,解：,2．數制轉換 （1）二進制、十六進制數轉換成十進制數 先將二進制數或十六進制數 按權展開，然后把所有各項按十進制數相加即可。,,,例6.1.4 將二進制數 、十六進制數 轉換成十進制數。,解：,（2）十進制數轉換成二、十六進制數 十進制數轉換成二進制數或十六進制數，要分整數和小數兩部分分別進行轉換，這里只介紹整數部分的轉換。通常采取除2或除16取余法，直到商為0止。讀數方向由下而上。,11,,例6.1.5 將十進制數 分別 轉換成二進制數和十六進制數。,,先將 轉換成二進制數， 采取“除2取余法”，過程如下,由此得,再采取“除16取余”的方法， 求對應的十六進制數，過程如下,由此得：,12,根據這個關系，將二進制數轉換成十六進制數時，只要以小數 點為 界，分別向左、右兩邊按四位一組進行分開，不足四位補0，再將每一組二 進制數轉換為相應的十六進制數，最后將結果按序排列即可。,,例6.1.6 將二進制數 轉換成十六進制數。,解：方法如下,由此得：,（3）二進制數與十六進制數之間的轉換 由于兩種數制的基數2與16之間的關系為，因此，四位二進制數恰好對應一位十六進制數。,13,十六進制數轉換成二進制數，其過程恰好和上面相反，即只要把原來的十六進制數逐位用相應的四位二進制數代替即可。 例6.1.7 將十六進制數 轉換成二進制數。,將首或尾的0去掉后得,解：方法如下,14,6.2 邏輯門電路,邏輯關系指事物的因果關系，即“條件”與“結果”的關系。在數字電路 中用輸入信號反映“條件”，用輸出信號表示“結果”，這種電路稱邏輯電路。,邏輯電路中最基本的邏輯關系有三種，即：與邏輯、或邏輯、非邏輯。 相應的邏輯門電路也有三種，即：與門電路、或門電路、非門電路。 門電路可以用二極管、三極管、電阻等分立元件組成，也可以是集成電路。,6.2.1 基本邏輯運算及實現,1．三種基本邏輯運算 邏輯代數的基本運算有與、或、非三種。,15,圖6.2.1給出了三種指示燈控制電路，下面分別討論其對應的邏輯運算 關系。,如果約定：將開關閉合作為條件，把指示燈亮作為結果，那么圖6.2.1 所示控制電路就代表了三種不同的因果關系。,16,圖（a）表明：只有所有條件同時滿足時，結果才會發(fā)生。這種因 果關系叫做邏輯與關系。,,,0,1,0,B,Y,A,狀態(tài)表,,開關閉合：“1” 斷開：“0” 燈亮：“1” 燈滅：“0”,邏輯表達式： Y = A ? B,17,真值表,1,1,1,0,開關閉合：“1” 斷開：“0” 燈亮：“1” 燈滅：“0”,邏輯表達式： Y = A + B,圖（b）表明：只要條件之一能夠滿足，結果就會發(fā)生。這種因果 關系叫做邏輯或關系。,18,“非”邏輯關系是否定或相反的意思。,Y,220V,,,,,A,,,+,-,,,,,,,R,,,開關閉合：“1” 斷開：“0” 燈亮：“1” 燈滅：“0”,圖（c）表明：條件滿足時，結果不會發(fā)生；而條件不滿足時，結果 一定發(fā)生。這種因果關系叫做邏輯非關系。,19,如果以A、B表示條件，并用1表示條件滿足，0表示不滿足；以Y 表示事件的結果，并用1表示事件發(fā)生，0表示不發(fā)生。則與、或、非的 邏輯關系可用表6.2.1、表6.2.2、表6.2.3來描述。這種描述邏輯關系的表 格稱之為真值表。,20,以“·”代表與運算（或稱邏輯相乘），以“+”代表或運算（或稱邏輯相 加），以變量上的“—”代表非運算（或稱邏輯求反），則表6.2.4表示三種 基本邏輯運算表達式及其運算規(guī)律。,,,,,21,能實現與、或、非三種基本邏輯運算關系的單元電路分別叫做與門、 或門、非門（也稱反相器），其對應的邏輯符號如圖6.2.2所示。,22,2．復合邏輯運算,與、或、非是三種最基本的邏輯關系，任何其他的復雜邏輯關系都可 由這三種基本邏輯關系組合而成。,例如將與門和非門按圖6.2.3(a)連接，可得到圖6.2.3(b)的與非門（先與 后非運算的電路）。,23,（3） 真值表,（2） 邏輯符號,（1） 邏輯表達式,,,與,非,與非,24,,,,,,,,,,,,表6.2.5 幾種常見復合邏輯關系,25,6.2.2 TTL集成邏輯門,TTL電路是輸入端和輸出端都采用晶體管的邏輯電路，TTL是一個 電路系列，這里只介紹典型的TTL非門電路。,1．電路組成與邏輯功能分析,圖6.2.4所示是典型的TTL與非門原理電路圖。電路由三部分構成： 多發(fā)射三極管VT1和電阻R1組成輸入級；VT2和R2、R3組成中間放大 級；VT3、VT4、VT5和R4、R5組成輸出級，其中VT3與VT4組成的復合 管作為VT5的有源負載，以提高電路的帶負載能力。,26,輸出、輸入邏輯關系為與非關系，即“有0出1，全1出0”。,27,,多發(fā)射極三極管,VT1,28,(1) 輸入全為高電平“1”(3.6V)時,4.3V,VT2、VT5飽和導通,鉗位2.1V,E結反偏,截止,,,負載電流（灌電流）,輸入全高“1”,輸出為低“0”,1V,VT1,29,1V,VT2、VT5截止,負載電流（拉電流）,(2) 輸入端有任一低電平“0”(0.3V),,,輸入有低“0”輸出為高“1”,流過 E結的電流為正向電流,5V,VT1,30,2．電壓傳輸特性,電壓傳輸特性是指與非門輸出電壓與輸入電壓的關系曲線。它反映輸 入由低電平變到高電平時輸出電平相應的變化情況,圖6.2.5(a)是TTL與非門電壓傳輸特性的測試電路,改變A端的電壓， 并分別測出uI和 uO ，就可得到圖 6.2.5(b)所示TTL與 非門的電壓傳輸特 性曲線。,31,,D,E,,,低電平噪聲容限電壓UNL—保證輸出高電平電壓不低于額定值90%的條件下所允許疊加在輸入低電平電壓上的最大噪聲（或干擾）電壓。UNL=UOFF –UIL,允許疊加干擾,,,,UOFF,UOFF是保證輸出為額定高電平的90%時所對應的最大輸入低電平電壓。,,輸出為高電平0.9UOH （3.5V左右）,輸入 低電平 小于0.6V,32,當大于0.6V以后，VT2開始導通，VT5仍然截止，隨著的增加，VT2 的基極電位增加，VT2的集電極電位下降，故隨的增加而線性下降，一 直維持到增大到1.3V左右，對應于曲線的BC段，這一段稱為線性區(qū)。,當增大到1.3V以后，再稍增加一點兒，VT5也將由原來的截止狀態(tài) 向飽和狀態(tài)變化，故大于1.3V以后，將急劇下降，對應于曲線的CD 段，這一段稱為轉折區(qū),轉折區(qū)對應的范圍較小，大約大于1.4V以后，VT2、 VT5同時飽和， 輸出為低電平（大約為0.3V左右），對應于曲線的DE段，這一段稱為飽 和區(qū)。,從電壓傳輸特性曲線可以看出：輸入低電平信號值在一定范圍內 變化，輸出高電平并不立即下降（AB段）。,33,同樣，輸入高電平信號值在一定范圍內變化，輸出低電平也不立即上 升（DE段）。這就是說，TTL與非門允許輸入電平有一個波動范圍，以防 止電路工作過程中外界的干擾電壓。,,,,34,3．TTL與非門的主要參數及使用注意事項,（1）主要參數 表6.2.6列出的是2輸入四與非門74LS00的參數，其名稱與意義說明如下。,,表6.2.6,35,,,,,,,36,,,,,C,D,E,電壓傳輸特性,典型值3.6V， ?2.4V為合格,典型值0.3V， ?0.4V為合格,,,當有一個以上輸入端為低電平時的輸出電壓稱為輸出高電平電壓UOH,所有輸入端均為高電平時的輸出電壓稱為輸出低電平電壓UOL,37,,D,E,,,,,UOFF,UOFF是保證輸出為額定高電平的90%時所 對應的最大輸入低電平電壓。,,0.9UOH,UON,UON是保證輸出為額定低電 平時所對應的最小輸入高電 平電壓。,38,,,,,關門電平 和開門電平 是兩個很重要的參數，它們反映了電路的 抗干擾能力。在TTL與非門使用中，輸入端會有噪聲電壓疊加到輸入信號 的高、低電平上，只要噪聲電壓的幅度不超過允許的界限，就不會影響輸 出的邏輯狀態(tài)。例如：在74LS00的一組與非門輸入端輸入 低電 平信號。 由表6.2.5可知：74LS00輸入低電平電壓最大值是0.8V，因此，只要噪 聲電壓 小于0.5V，就不會改變輸出的高電平狀態(tài)。把+0.5V稱作該TTL 與非門的低電平噪聲容限。電路的允許噪聲容限越大，其抗干擾能力越強。,扇出系數NO指一個“與非”門能帶同類門的最大數目，它表示帶負載的 能力。對于一般TTL與非門的扇出系數NO為8~10，特殊驅動器集成門的扇 出系數可達20。,39,平均傳輸延遲時間 ：它是表征開關速度的一個參數。一般可以 理解為從輸入變化（從低到高或從高到低）時算起到輸出有變化（也是 從高到低或從低到高）所需的時間。74LS系列TTL與非門的的典型值是 3~5ns。值越小，門電路轉換速度越快。,,40,平均傳輸延遲時間 tpd,tpd1,tpd2,TTL的 tpd 約在 10ns ~ 40ns，此值愈小愈好。,輸入波形ui,輸出波形uO,41,TTL與非門的主要參數可查閱有關TTL電路手冊。 典型的TTL與非門產品74LS20（4輸入二與非門）的管 腳排列圖如圖6.2.6所示。其中標注為NC的是空管腳。,42,（2）使用注意事項 在TTL與非門使用過程中，若有多余或暫時不用的輸入端，其處理的 原則是應保證其邏輯狀態(tài)為高電平。 一般方法有①剪斷懸空或直接懸空； ②與其它已用輸入端并聯使用； ③將其接電源+UCC。 電路的安裝應盡量避免干擾信號的侵入，確保電路穩(wěn)定工作。,4．其他類型的TTL與非門 （1）集電極開路與非門（OC門）,43,44,OC門的重要作用：,1.輸出端可直接驅動負 載、顯示器和執(zhí)行機構,,2.幾個輸出端可直接相聯:實現 線與關系,“0”,,“0”,45,2.幾個輸出端可直接相聯,“1”,“線與”功能,46,（2）三態(tài)輸出與非門（TSL門）,所謂三態(tài)門 就是它除了具有 輸出電阻較小的 高電平和低電平 兩種狀態(tài)外，還 具有極高輸出阻 抗的第三個狀 態(tài)，稱為高阻態(tài) （或禁止態(tài)）。,47,“1”,截止,三態(tài)輸出與非門是在普通與非門的基礎上附加使能控制電路構成的 門電路。,48,“0”,導通,當控制端為低電平“0”時，輸出 Y處于開路狀態(tài)，也稱為高阻狀態(tài)。,49,? ? 0 高阻,?表示任意態(tài),50,三態(tài)門的典型應用如圖6.2.10所示。 ①用三態(tài)門組成總線結構 TSL門在計算機系統中經常被用作數據傳送。為了減少連線的數 目，希望能在同一條導線上分時傳送若干門電路的輸出信號，這時就可 以用三態(tài)門來實現。 如圖6.2.10(a)所示。 只要分時控制電路依次使三態(tài)門G1、G2…Gn輪流使能，即任何時刻 僅有一個為0，就可實現輸出信號輪流送到總線上。,51,52,,當 =0時，G1工作， G 2處于高阻狀態(tài)，數據D1 經G1反相后送到總線。,0,②用三態(tài)門實現數據的雙向傳輸,53,=1時，G 1處 于高阻狀態(tài)，G2工作，總 線上的數據經G2反相后在 D2端輸出。,1,54,MOS邏輯門電路是金屬—氧化物—半導體場效應管邏輯門的簡稱。MOS集成電路有三種形式，即由N溝道增強型MOS管構成的NMOS電路、由P溝道增強型MOS管構成的PMOS電路以及兼有N溝道和P溝道的互補MOS電路（簡稱為CMOS電路）。PMOS電路的原理與NMOS電路的原理完全相同，只是電源極性相反而已。,6.2.3 CMOS集成邏輯門,CMOS發(fā)展最迅速，應用最廣泛。制造工藝簡單、體積小、集成度 高，特別適用于大規(guī)模集成制造。CMOS電路的另一個特點是輸入阻抗高 （可達1010Ω以上），即直流負載很小，幾乎不取用前級信號源電流，因 此有很高的扇出能力。,55,1．CMOS反相器（非門）,56,（1）CMOS反相器電路工作原理,CMOS 管,,負載管,驅動管,(互補對稱管),,=“1”時， T1導通， T2截止， =“0”,=“0”時， T1截止， T2導通， =“1”,與 為反相關系。,漏極連在一起作為反相器的輸出端,柵極連在一起作為反相器的輸入端,57,CMOS反相器的電壓傳輸特性如圖6.2.11(b)所示,（2）COMS反相器的特性曲線,②CMOS反相器電壓傳 輸特性曲線較接近理想開關 處是管子 導通與截止的轉折點。,①CMOS反相器無論輸入 高電平還是低電平，都有一 個管子處于截止狀態(tài)，因此 靜態(tài)電流極?。{安級）。,,58,③當輸入 、 時，其噪聲容 限，因此抗干擾能力很強。,,,,,④CMOS的輸入電流 IIH、IIL 均小于1 ， 輸出電流IOH 、IOL均大 于500 因此扇出系數大。,59,（1）電路結構和特點 將兩個以上P溝道增強 型MOS管源極和漏極分別并 接，N溝道增強型MOS管串 接，就構成了CMOS與非門。 二輸入端CMOS與非門電路 如圖6.2.12所示。,2．CMOS與非門,（2）邏輯功能分析,60,①A、B當中有一個或全 為低電平時，VT3、VT4中有 一個或全部截止，VT1、VT2 中有一個或全部導通，輸出 Y為高電平。,②只有當輸入A、B全為高電平 時，VT1和VT2才會都導通，VT3 和VT4才會都截止，輸出Y才會 為低電平。,61,在CMOS門電路的系列產品中，除了反相器和與非門外，還有與門、 或門、或非門、與或非門、異或門等，這里不再介紹。,3．其他類型的CMOS門電路簡介,（1）漏極開路的門電路（OD門） 如同TTL電路中的OC門那樣，CMOS門的輸出電路結構也可做成漏 極開路（OD）的形式。其使用方法與TTL的OC門類似。,（2）CMOS傳輸門 CMOS傳輸門如圖6.2.13（a）所示。,62,它由一個PMOS管和一個NMOS管并聯而成。圖(b)是它的代表符號,,C和 是一對互補的控制信號，VT1和VT2是結構對稱的器件,63,設：,可見ui在0~10V連續(xù)變化時，至少有一個管子導通，傳輸門打開，（相當于開關接通） ui可傳輸到輸出端，即uO= ui，所以COMS傳輸門可以傳輸模擬信號，也稱為模擬開關。,（0~7V）,導通,（3~10V）,導通,64,可見ui在0~10V連續(xù)變化時，兩管子均截止，傳輸門關斷，（相當于開關斷開） ui不能傳輸到輸出端。,（0~10V）,設：,65,（3）三態(tài)輸出的CMOS門電路 從邏輯功能和應用的角度上講，三態(tài)輸出的CMOS門電路和TTL三 態(tài)門電路只是在電路結構上CMOS的三態(tài)輸出門電路要簡單得多。,（1）CMOS電路多余輸入端不能懸空。對于或門、或非門，可將多余輸入端直接接地；與門、與非門的多余輸入端可直接接電源，切記不可懸空。否則將造成邏輯狀態(tài)不定或柵極擊穿。,（2）MOS集成器件應在導電容器中儲存和運輸。例如，可插在“導電泡沫塑料”上。切不可放在易產生靜電的泡沫塑料、塑料袋或其他容器中。,（3）輸入線較長或輸入端有大電容時，在輸入端應串接限流電阻。輸出 端容性負載不能大于。其他注意事項同TTL電路。,4．CMOS電路使用注意事項,66,6.3 邏輯代數的基本公式和規(guī)則,0-1律,重疊律,互補律,交換律,根據邏輯代數中與、或、非三種基本運算規(guī)則可推導出邏輯運算的一 些基本公式，如表6.3.1所示。,表6.3.1邏輯代數的基本公式,,反演律,還原律,67,結合律,分配律,常用公式,,,,,,,,,68,,反演律,列狀態(tài)表證明：,,,同理可證明,69,表6.3.1中常用公式應用較多，現利用基本公式對部分常用公式證明 如下。,（4）常用公式,分配率A+BC=(A+B)(A+C),0-1率A·1=1,,70,,分配率A(B+C)=AB+AC,,0-1率A+1=1,,,,71,證明,,,,,,證：,72,6.3.2 基本規(guī)則,1、代入規(guī)則：任何一個含有變量A的等式，如果將所有出現A的位置都用同一個邏輯函數代替，則等式仍然成立。這個規(guī)則稱為代入規(guī)則。,例如，已知等式 ，用BC代替等式中的B,,,,等式左邊：,等式右邊：,顯然等式仍然成立,73,（2）反演規(guī)則：對于任何一個邏輯表達式Y，如果將表達式中的所有“·”換成“＋”，“＋”換成“·”，“0”換成“1”，“1”換成“0”，原變量換成反變量，反變量換成原變量，那么所得到的表達式就是函數Y的反函數Y（或稱補函數）。這個規(guī)則稱為反演規(guī)則。 例如：,,,則,,應用反演規(guī)則時應注意，不在一個變量上的非號應保持不變。,,,例如：,則,74,（3）對偶規(guī)則：對于任何一個邏輯表達式Y，如果將表達式中的所有“·”換成“＋”，“＋”換成“·”，“0”換成“1”，“1”換成“0”，而變量保持不變，則可得到的一個新的函數表達式Y‘，Y’稱為函Y的對偶函數。這個規(guī)則稱為對偶規(guī)則。,,,則,,如果兩個函數Y和Z相等，那么它們的對偶式也相等。不難證明， 表6.3.1所列的基本公式中，左右兩邊的等式互為對偶式。,例如：,75,6.4 邏輯函數的化簡,6.4.1 邏輯函數及其表示方法 1.邏輯函數,,在邏輯代數中，邏輯變量的取值只有0、1兩種取值，所以輸出函數 的值也只能是0或1，而不可能有其它取值。,在邏輯電路中，如果輸入變量A、B、C、…的取值確定之后，輸出變量Y的 值也被唯一地確定了，那么，就稱Y是A、B、C、…的邏輯函數。邏輯函數的一 般表達式可以寫作 ：,76,2．邏輯函數的表示方法,邏輯函數的表示方法通常有,,,真值表,函數表達式,邏輯圖,卡諾圖,例如，圖6.4.1(a)是一個用單刀雙擲開關來控制樓梯照明燈的電路， 圖（b）為其示意圖。要求上樓時，先在樓下開燈，上樓后在樓上順手 把燈關掉；下樓時可在樓上開燈，在下樓后再把燈關掉，請用多種方法 表達其邏輯關系。為了表達圖6.4.1所示樓梯照明燈控制邏輯關系，先設 開關A、B向上扳為1，向下扳為0；燈Y發(fā)光為1，不發(fā)光為0。,77,78,（1）真值表表示法: 將輸入變量所有的取值和對應的函數值列成表格。如表6.4.1所示。這個表格就稱為此邏輯問題的“真值表”。,注意在填寫真值表時應注意： ①應表示出所有可能的不同輸入組合，若輸入變量為n個，則完整的真值表應有種不同的輸入組合。,②根據邏輯問題給出的條件，相應地填入所有組合的邏輯結果。,79,邏輯表達式是指將輸入與輸出之間的邏輯關系用邏輯運算符來描 述。由表中可知，在輸入變量A、B的四種不同的取值組合狀態(tài)中，只 有當A=0與B=0（表示開關A、B均扳下），或者A=1與B=1（開關A、 B均扳上），Y才等于1（燈亮），其它兩種情況燈均不亮。顯然，對 應燈亮的兩種情況，每一組取值組合狀態(tài)中，變量之間是與的關系， 而這兩組狀態(tài)組合之間是或的關系，由此可寫出真值表中Y=1的邏輯 表達式為,,,⊙,（2）邏輯表達式表示法,80,（3）邏輯圖表示法 邏輯圖是指將輸入與輸出之間的邏輯關系用邏輯圖形符號來描述。很顯然，上述邏輯問題屬于同或邏輯關系，因此可用圖6.4.2來表示。,(4）卡諾圖表示法:卡諾圖實際上是真值表的圖形化，因此也稱真值圖?？ㄖZ圖主要用來化簡邏輯函數。它具有直觀、明了、易于化簡等優(yōu)點?？ㄖZ圖表示法將在本節(jié)的后面進行介紹。,81,6.4.2 邏輯函數的公式化簡,1．化簡的意義,表達式越簡單邏輯圖就越簡單，對應的實際電路也越簡單，并且 經濟、可靠。所以有必要對邏輯函數進行化簡。,在實際應用當中，同一個邏輯函數可用不同形式的邏輯函數表達式 描述它，其中與或表達式是最基本的表示形式。運用邏輯代數基本公式 和定理，它很容易被轉換成其他形式的表達式。所以邏輯函數化簡，通 常是指將邏輯函數式化簡成“最簡與或表達式”。凡與項最少，且每個與 項中變量個數最少的與或表達式，可稱為最簡與或表達式。,82,2．化簡方法,（1）并項法: 利用公式 ，將兩項合并為一項，并消去 一個變量,,例1：,,,例2：,83,（2）吸收法：,吸收,例4：,化簡,,利用公式 消去多余的項,例3：,84,（3）消去法：利用公式,例5：,,（4）消項法：利用公式,,例6：,（5）配項法：利用公式 給某個與項配項，試探進一步化 簡邏輯函數,85,,,,,例6.4.1 化簡函數,解：,,,,,86,例6.4.2 化簡函數,,解：,,=1,從以上舉例中可見，用公式化簡邏輯函數，沒有固定的步驟，比較靈 活，但有一定的技巧。,87,6.4.3 邏輯函數的卡諾圖化簡,1．邏輯函數的卡諾圖表示,（1）邏輯函數的最小項及性質,在邏輯函數中，如果一個乘積項包含了所有的變量，而且每個變量都 是以原變量或是反變量的形式作為一個因子出現一次，那么這樣的乘積項 就稱為這些變量的一個最小項。,在 n 變量邏輯函數中，若 m 是包含 n 個因子的乘項積，而且這n個 變量均以原變量或反變量的形式在 m 中出現一次，則稱m 為該組變量的 最小項。,88,二變量的全部最小項,A B,最小項,編號,,,,0 0,0 1,1 0,1 1,A B,m0,m1,m2,m3,三變量的全部最小項,A B C,最小項,編號,0 0 0,0 0 1,0 1 0,0 1 1,1 0 0,1 0 1,1 1 0,1 1 1,m0,A B C,,,,m1,m2,m3,m4,m5,m6,m7,二變量全部最小項有m0~m3共4個,三變量全部最小項有m0~m7共8個,若有n個變量，則有2n個 最小項,89,關于最小項的編號。其方法是： 設原變量為1，反變量為0，每個最 小項可按順序組成一組二進制數， 將它轉換成對應的十進制數，即最 小項編號。 例如， 取值應為011，對 應十進制數是3，則編號為3，記作， 其余類推。,,三變量的全部最小項,A B C,最小項,編號,0 0 0,0 0 1,0 1 0,0 1 1,1 0 0,1 0 1,1 1 0,1 1 1,m0,A B C,,,m1,m2,m3,m4,m5,m6,m7,表6.4.2列出了三變量的八個最小項及編號。,表6.4.2,m3,90,①卡諾圖的構成:卡諾圖是以方塊圖的形式，將邏輯上相鄰的最小項排 在位置相鄰的方塊中所構成的圖形。所謂邏輯相鄰是指兩個相同變量的最小 項，只有一個因子互為反變量，其它因子都相同。 。,（相鄰項是指兩個最小項只有一個因子互為反變量，其余因子均相同， 又稱為邏輯相鄰項）。,,,,,,,,,,（2）用卡諾圖表示邏輯函數,91,二變量（A、B）的卡諾圖如圖6.4.3(a)所示，它有22=4個最小項.,三變量（A、B、C）的卡諾圖如圖6.4.3(b)所示，它有23=8個最小項.,92,四變量（A、B、C、D）的卡諾圖如圖6.4.3(c)所示，它有24=16個最小項,93,注意：,左右、上下；,在卡諾圖中，,每一行的首尾；,每一列的首尾；,,的最小項都是邏輯相鄰的。,右圖左側和上側的數字，表示對應最小項變量的取值,②用卡諾圖表示邏輯函數,首先把邏輯函數轉換成最小項之和的形式，然后在卡諾圖上將這些最 小項對應的位置上填1，其余填0（也可不填），就得到了表示這個邏輯函 數的卡諾圖。實際上就是將函數值填入相應的方塊中。,94,例6.4.3 填寫三變量邏輯函數Y（A、B、C）=∑m(2,3,6,7)卡諾圖,解：Y有4個最小項 ， ， ， ，就在三變量卡諾圖的相 應位置上填1，其他位置填0，如圖6.4.4所示。,95,2．用卡諾圖化簡邏輯函數,卡諾圖中相鄰的方格中的兩個最小項只有一個變量不同，因此可以 利用，將兩項并為一項，并消去一個互非的變量。其方法可以歸納如下：,①相鄰的2個最小項可以合并成一項，并且能夠消去一個變量；,②相鄰的4個最小項可以合并成一項，并且能夠消去二個變量；,③相鄰的8個最小項可以合并成一項，并且能夠消去三個變量； ……,相鄰的2n個最小項可以合并成一項，并且能夠消去n個變 量。消去的是不同因子，保留的是相同因子。,96,例6.4.4 用卡諾圖化簡邏輯函數,Y(A,B,C,D)=∑m(1,4,5,6,7,9,12,13,14,15),解：根據所給函數，畫 出四變量卡諾圖，在對應小方 格內填入1，其余小方格內填0， 如圖6.4.5所示。,將函數值為1的方格按相鄰 2個、4個、8個包圍在一起，這 一過程稱為畫包圍圈。畫包圍 圈時應注意：,97,①包圍圈應盡可能大，這樣能更多地消去因子。,②包圍圈應盡可能少，以減少與項個數。,③同一方格在需要時可以被多次圈，因為A+A=A。,④每個包圍圈要有新的成分，若一個包圍圈中所有的方格都被別的包圍圈圈過，則這個包圍圈是多余的。,⑤先圈大，后圈小，單獨方格單獨圈，不要遺漏一個方格。,按照上述方法，該邏輯函數可畫的包圍圈如圖6.4.5所示。 化簡后的邏輯函數為,,98,兩式不相同，但函數值 一定相同。,,,,,,,,Y =,+,+,A,C,Y =,+,A,+,B,說明，同一邏 輯函數的化簡結果可能不唯一。,例6.4.5：,99,3．具有約束項邏輯函數的化簡,（1）邏輯函數中的約束項,約束項是指主觀上不允許出現的或客觀上不會出現的變量取值組合所 對應的最小項。如8421BCD編碼中，1010~1111這六種代碼是不允許出現 的。稱這些最小項為約束項，用d表示。在真值表、卡諾圖中用“×”表示。,（2）利用約束項化簡邏輯函數,例6.4.6 如表6.4.3所示，是8421編碼表示的十進制數0~9，其中 1010~1111六個狀態(tài)不可能出現，是約束項。要求當十進制數為奇數時，輸 出Y=1，求實現這一邏輯函數的最簡邏輯表達式和邏輯圖。,100,解：（1）若不考慮約束項，由圖6.4.7（a）卡諾圖可得,,相應的邏輯圖如圖6.4.7(b)所示。,101,2）若考慮約束項，并利用約束項來簡化邏輯函數，則根據圖6.4.8(a)可得,Y=D,相應的邏輯 圖如圖 6.4.8(b)所示， 是一根Y與D 的直接連線,由分析可知，利用約束項進行化簡可使邏輯電路更簡單。,102,本 章 小 結,● 數字電路的特點之一是電信號為脈沖信號，另一特點是晶體管工作在開 關狀態(tài)。脈沖的有和無、開關的通和斷、燈泡的亮和滅等分別用邏輯1和邏 輯0表示，這里的1和0僅代表兩種對立的狀態(tài)。,● 常用的數制有十進制、二進制和十六進制等。它們之間遵循一定的規(guī)律 可以相互轉換。數字系統中多用二進制和十六進制。,● 與、或、非是三種基本邏輯運算，能實現這三種基本邏輯運算的電路分 別稱為與門、或門和非門。目前廣泛使用集成“與非”門和“或非”門等復合 邏輯門電路。。,103,● 邏輯函數有四種常用的表示方法：邏輯函數表達式、真值表、邏輯 圖和卡諾圖；它們之間可以相互轉換。,● 邏輯函數的化簡方法有公式法和圖形法兩種。公式法適用于較為 復雜（多變量）的邏輯函數的化簡，但需要熟練掌握化簡公式，并且 要有一定的技巧。圖形法化簡則比較直觀、簡便，也容易掌握。但變 量較多時，顯得復雜，一般多用于五變量以下的邏輯函數的化簡。,● 集成邏輯門有TTL和MOS（CMOS應用最廣泛）兩大類，使用時 要注意其邏輯功能、外特性、主要參數及電路特點,104,習 題 課,在分析邏輯電路時，經常碰到邏輯函數的簡化問題。在用公式化簡 時，應注意到，邏輯函數化簡的技巧與普通代數不一樣，要仔細觀察邏 輯函數的結構形式，充分利用基本公式和常用公式，靈活進行。在用卡 諾圖化簡時，先要正確地將邏輯函數用卡諾圖表示，然后再按要求畫包 圍圈，求得最簡與或表達式。,例題1 用公式化簡下列邏輯函數。,,,(1),(2),105,解：,,因為式中有AB及它們的“非”，故可利用基本公式和摩根定理進行化簡。,,,（摩根定理）,,,,,,而,其結構形式和上面不一樣，不能采用同樣方法，但可配項化簡，,106,因,,故：,,,例題2 用卡諾圖化簡函數，并且用與非門畫出邏輯圖,解：（1）這是一個四變量的邏輯函數，畫出Y的卡諾圖如圖6.1（a） 所示。約束項用“×”表示。,（2）合并相鄰小方塊，把需要利用的約束項視為1。,107,（3）根據所畫包圍圈得最簡與或式，并變換成與非與非式， 即,,（4）根據邏輯表達式畫出邏輯圖如圖6.1(b)所示,108,109,