新版數(shù)字電路實(shí)驗(yàn)指導(dǎo)書.doc
《新版數(shù)字電路實(shí)驗(yàn)指導(dǎo)書.doc》由會(huì)員分享,可在線閱讀,更多相關(guān)《新版數(shù)字電路實(shí)驗(yàn)指導(dǎo)書.doc(53頁(yè)珍藏版)》請(qǐng)?jiān)谘b配圖網(wǎng)上搜索。
數(shù)字電子技術(shù) 實(shí)驗(yàn)指導(dǎo)書 適用專業(yè):電子信息工程、應(yīng)用電子 浙江師范大學(xué)電工電子實(shí)驗(yàn)教學(xué)中心 馮根良 張長(zhǎng)江 目 錄 實(shí)驗(yàn)項(xiàng)目 實(shí)驗(yàn)一 門電路邏輯功能的測(cè)試……………………………………驗(yàn)證型(1) 實(shí)驗(yàn)二 組合邏輯電路Ⅰ(半加器全加器及邏輯運(yùn)算)…………驗(yàn)證型(7) 實(shí)驗(yàn)三 組合邏輯電路Ⅱ(譯碼器和數(shù)據(jù)選擇器)………………驗(yàn)證型(13) 實(shí)驗(yàn)四 觸發(fā)器………………………………………………………驗(yàn)證型(17) 實(shí)驗(yàn)五 時(shí)序電路(計(jì)數(shù)器、移位寄存器)………………………驗(yàn)證型(22) 實(shí)驗(yàn)六 組合邏輯電路的設(shè)計(jì)和邏輯功能驗(yàn)證……………………設(shè)計(jì)型(27) 實(shí)驗(yàn)七 D/A-A/D轉(zhuǎn)換器……………………………………………設(shè)計(jì)型(34) 實(shí)驗(yàn)八 555定時(shí)的應(yīng)用……………………………………………設(shè)計(jì)型(41) 實(shí)驗(yàn)九 集成電路多種計(jì)數(shù)器綜合應(yīng)用……………………………綜合型(46) 實(shí)驗(yàn)一 門電路邏輯功能及測(cè)試 一、實(shí)驗(yàn)?zāi)康? 1. 熟悉門電路的邏輯功能、邏輯表達(dá)式、邏輯符號(hào)、等效邏輯圖。 2. 掌握數(shù)字電路實(shí)驗(yàn)箱及示波器的使用方法。 3、學(xué)會(huì)檢測(cè)基本門電路的方法。 二、實(shí)驗(yàn)儀器及材料 1、儀器設(shè)備:雙蹤示波器、數(shù)字萬(wàn)用表、數(shù)字電路實(shí)驗(yàn)箱 2. 器件: 74LS00 二輸入端四與非門 2片 74LS20 四輸入端雙與非門 1片 74LS86 二輸入端四異或門 1片 三、預(yù)習(xí)要求 1. 預(yù)習(xí)門電路相應(yīng)的邏輯表達(dá)式。 2. 熟悉所用集成電路的引腳排列及用途。 四、實(shí)驗(yàn)內(nèi)容及步驟 實(shí)驗(yàn)前按數(shù)字電路實(shí)驗(yàn)箱使用說明書先檢查電源是否正常,然后選擇實(shí)驗(yàn)用的集成塊芯片插入實(shí)驗(yàn)箱中對(duì)應(yīng)的IC座,按自己設(shè)計(jì)的實(shí)驗(yàn)接線圖接好連線。注意集成塊芯片不能插反。線接好后經(jīng)實(shí)驗(yàn)指導(dǎo)教師檢查無(wú)誤方可通電實(shí)驗(yàn)。實(shí)驗(yàn)中改動(dòng)接線須先斷開電源,接好線后再通電實(shí)驗(yàn)。 1.與非門電路邏輯功能的測(cè)試 圖 1.1 (1)選用雙四輸入與非門74LS20一片,插入數(shù)字電路實(shí)驗(yàn)箱中對(duì)應(yīng)的IC座,按圖1.1接線、輸入端1、2、4、5、分別接到K1~K4的邏輯開關(guān)輸出插口,輸出端接電平顯示發(fā)光二極管D1~D4任意一個(gè)。 (2)將邏輯開關(guān)按表1.1的狀態(tài),分別測(cè)輸出電壓及邏輯狀態(tài)。 表1.1 輸入 輸出 1(k1) 2(k2) 4(k3) 5(k4) Y zhe 電壓值(v) zhi(V) H H H H L H H H L L H H L L L H L L L L 2. 異或門邏輯功能的測(cè)試 圖 1.2 (1)選二輸入四異或門電路74LS86,按圖1.2接線,輸入端1、2、4、5接邏輯開關(guān)(K1~K4),輸出端A、B、Y接電平顯示發(fā)光二極管。 (2)將邏輯開關(guān)按表1.2的狀態(tài),將結(jié)果填入表中。 表1.2 輸入 輸出 1(K1) 2(K2) 4(K3) 5(K4) A B Y 電壓(V) L H H H H L L L H H H H L L L H H L L L L L H H 3. 邏輯電路的邏輯關(guān)系測(cè)試 表1.3 輸入 輸出 A B Y L L H H L H L H (1)用74LS00、按圖1.3,1.4接線,將輸入輸出邏輯關(guān)系分別填入表1.3、表1.4中。 圖 1.3 表1.4 輸入 輸出 A B Y Z L L H H L H L H 圖 1.4 (2)寫出上面兩個(gè)電路邏輯表達(dá)式,并畫出等效邏輯圖。 4. 利用與非門控制輸出(選做) 圖 1.5 用一片74LS00按圖1.5接線,S接任一電平開關(guān),用示波器觀察S對(duì)輸出脈沖的控制作用。 5. 用與非門組成其它邏輯門電路,并驗(yàn)證其邏輯功能。 (1)組成與門電路 由與門的邏輯表達(dá)式Z=A·B= 得知,可以用兩個(gè)與非門組成與門,其中一個(gè)與非門用作反相器。 ①將與門及其邏輯功能驗(yàn)證的實(shí)驗(yàn)原理圖畫在表1.5中,按原理圖聯(lián)線,檢查無(wú)誤后接通電源。 ②當(dāng)輸入端A、B為表1.5的情況時(shí),分別測(cè)出輸出端Y的電壓或用LED發(fā)光管監(jiān)視其邏輯狀態(tài),并將結(jié)果記錄表中,測(cè)試完畢后斷開電源。 表1.5 用與非門組成與門電路實(shí)驗(yàn)數(shù)據(jù) 邏輯功能測(cè)試實(shí)驗(yàn)原理圖 輸入 輸出 Y A B 電壓 邏輯值 表1.6 用與非門組成或門電路實(shí)驗(yàn)數(shù)據(jù) 邏輯功能測(cè)試實(shí)驗(yàn)原理圖 輸入 輸出Y A B 電壓 邏輯值 (2)組成或門電路 根據(jù)De. Morgan定理,或門的邏輯函數(shù)表達(dá)式Z=A+B可以寫成Z=,因此,可以用三個(gè)與非門組成或門。 ①將或門及其邏輯功能驗(yàn)證的實(shí)驗(yàn)原理圖畫在表1.6中,按原理圖聯(lián)線,檢查無(wú)誤后接通電源。 ②當(dāng)輸入端A、B為表1.6的情況時(shí),分別測(cè)出輸出端Y的電壓或用LED發(fā)光管監(jiān)視其邏輯狀態(tài),并將結(jié)果記錄表中,測(cè)試完畢后斷開電源。 (3)組成或非門電路 或非門的邏輯函數(shù)表達(dá)式Z= ,根據(jù)De. Morgan定理,可以寫成Z=·=,因此,可以用四個(gè)與非門構(gòu)成或非門。 ①將或非門及其邏輯功能驗(yàn)證的實(shí)驗(yàn)原理圖畫在表1.7中,按原理圖聯(lián)線,檢查無(wú)誤后接通電源。 ②當(dāng)輸入端A、B為表1.7的情況時(shí),分別測(cè)出輸出端Y的電壓或用LED發(fā)光管監(jiān)視其邏輯狀態(tài),并將結(jié)果記錄表中,測(cè)試完畢后斷開電源。 表1.7用與非門組成或非門電路實(shí)驗(yàn)數(shù)據(jù) 邏輯功能測(cè)試實(shí)驗(yàn)原理圖 輸入 輸出Y A B 電壓 邏輯值 表1.8用與非門組成異或門電路實(shí)驗(yàn)數(shù)據(jù) 邏輯功能測(cè)試實(shí)驗(yàn)原理圖 輸入 輸出Y A B 電壓 邏輯值 (4)組成異或門電路(選做) 異或門的邏輯表達(dá)式Z=A +B = ,由表達(dá)式得知,我們可以用五個(gè)與非門組成異或門。但根據(jù)沒有輸入反變量的邏輯函數(shù)的化簡(jiǎn)方法,有·B=(+)·B=·B,同理有A=A·(+)=A·,因此Z=A+B=,可由四個(gè)與非門組成。 ①將異或門及其邏輯功能驗(yàn)證的實(shí)驗(yàn)原理圖畫在表1.8中,按原理圖聯(lián)線,檢查無(wú)誤后接通電源。 ②當(dāng)輸入端A、B為表1.8的情況時(shí),分別測(cè)出輸出端Y的電壓或用LED發(fā)光管監(jiān)視其邏輯狀態(tài),并將結(jié)果記錄表中,測(cè)試完畢后斷開電源。 五、實(shí)驗(yàn)報(bào)告 1. 按各步聚要求填表并畫邏輯圖。 2. 回答問題。 (1)怎樣判斷門電路邏輯功能是否正常? (2)與非門一個(gè)輸入接連續(xù)脈沖,其余端什么狀態(tài)時(shí)允許脈沖通過?什么狀態(tài)時(shí)禁止脈沖通過? (3)異或門又稱可控反相門,為什么? 51 實(shí)驗(yàn)二 組合邏輯電路Ⅰ(半加器、全加器) 一、實(shí)驗(yàn)?zāi)康? 1. 掌握組合邏輯電路的功能測(cè)試。 2. 驗(yàn)證半加器和全加器的邏輯功能。 3. 學(xué)會(huì)二進(jìn)制數(shù)的運(yùn)算規(guī)律。 二、實(shí)驗(yàn)儀器及材料 1、實(shí)驗(yàn)儀器設(shè)備:雙蹤示波器、數(shù)字萬(wàn)用表、數(shù)字電路實(shí)驗(yàn)箱 2 器件 74LS00 二輸入端四與非門 3片 74LS86 二輸入端四異或門 1片 74LS54 四組輸入與或非門 1片 三、預(yù)習(xí)要求 1. 預(yù)習(xí)組合邏輯電路的分析方法。 2. 預(yù)習(xí)用與非門和異或門構(gòu)成的半加器、全加器的工作原理。 3. 預(yù)習(xí)二進(jìn)制數(shù)的運(yùn)算。 四、實(shí)驗(yàn)內(nèi)容及步驟 1. 組合邏輯電路功能測(cè)試 (1)用2片74LS00組成圖2.1所示邏輯電路。為便于接線和檢查,在圖中要注明芯片編號(hào)及各引腳對(duì)應(yīng)的編號(hào)。 圖2.1 (2)先按圖2.1寫出Y2的邏輯表達(dá)式并化簡(jiǎn)。 表2.1 輸入 輸出 A B C Y1 Y2 0 0 0 1 1 1 1 0 0 0 1 1 1 0 0 1 0 1 1 1 0 0 1 0 (3)圖中A、B、C接邏輯開關(guān),Y1,Y2接發(fā)光管電平顯示。 (4)按表2.1要求,改變A、B、C輸入的狀態(tài),填表寫出Y1,Y2的輸出狀態(tài)。 (5)將運(yùn)算結(jié)果與實(shí)驗(yàn)結(jié)果進(jìn)行比較。 2.用異或門(74LS86)和與非門組成的半加器電路 根據(jù)半加器的邏輯表達(dá)式可知,半加器Y是A、B的異或,而進(jìn)位Z是A、B相與,即半加器可用一個(gè)異或門和二個(gè)與非門組成一個(gè)電路。如圖2.2。 圖2.2 (1)在數(shù)字電路實(shí)驗(yàn)箱上插入異或門和與非門芯片。輸入端A、B接邏輯開關(guān)k,Y,Z接發(fā)光管電平顯示。 (2)按表2.2要求改變A、B狀態(tài),填表并寫出y、z邏輯表達(dá)式。 表2.2 輸入端 A 0 1 0 1 B 0 0 1 1 輸出端 Y Z 3.全加器組合電路的邏輯功能測(cè)試 (1)寫出圖2.3電路的邏輯表達(dá)式。 (2)根據(jù)邏輯表達(dá)式列真值表。 (3)根據(jù)真值表畫出邏輯函數(shù)S1 C1的卡諾圖。 圖2.3 S1= C1= (4)填寫表2.3各點(diǎn)狀態(tài) 表2.3 A1 B1 C1-1 Y Z X1 X2 X3 S1 C1 0 0 0 0 1 0 1 0 0 1 1 0 0 0 1 0 1 1 1 0 1 1 1 1 (5)按原理圖選擇與非門并接線進(jìn)行測(cè)試,將測(cè)試結(jié)果記入表2.4,并與上表進(jìn)行比較看邏輯功能是否一致。 4.用異或門、與或非門、與非門組成的全加器電路的邏輯功能測(cè)試 全加器電路可以用兩個(gè)半加器和兩個(gè)與門一個(gè)或門組成。在實(shí)驗(yàn)中,常用一片雙異或門、一片與或非門和一片與非門來(lái)實(shí)現(xiàn)。 (1)畫出用異或門、與或非門和非門實(shí)現(xiàn)全加器的邏輯電路圖,寫出邏輯表達(dá)式。 (2)找出異或門、與或非門和與非門器件按自己設(shè)計(jì)畫出的電路圖接線,注意:接線時(shí)與或非門中不用的與門輸入端應(yīng)該接地。 (3)當(dāng)輸入端A1 B1 C1-1為下列情況時(shí),測(cè)量S1和C1的邏輯狀態(tài)并填入表2.5。 表2.4 A1 B1 C1-1 C1 S1 0 0 0 0 1 0 1 0 0 1 1 0 0 0 1 0 1 1 1 0 1 1 1 1 表2.5 輸入端 A1 0 0 0 0 1 1 1 1 B1 0 0 1 1 0 0 1 1 C1-1 0 1 0 1 0 1 0 1 輸出端 S1 C1 五、實(shí)驗(yàn)報(bào)告 1. 整理實(shí)驗(yàn)數(shù)據(jù)、圖表并對(duì)實(shí)驗(yàn)結(jié)果進(jìn)行分析討論。 2. 總結(jié)全加器卡諾圖的分析方法。 3.總結(jié)實(shí)驗(yàn)中出現(xiàn)的問題和解決的辦法。 實(shí)驗(yàn)三 組合電路Ⅱ(譯碼器和數(shù)據(jù)選擇器) 一、實(shí)驗(yàn)?zāi)康? 1. 熟悉集成數(shù)據(jù)選擇器、譯碼器的邏輯功能及測(cè)試方法。 2. 學(xué)會(huì)用集成數(shù)據(jù)選擇器、譯碼器進(jìn)行邏輯設(shè)計(jì)。 二、實(shí)驗(yàn)儀器及材料 1.實(shí)驗(yàn)儀器設(shè)備:雙蹤示波器、數(shù)字萬(wàn)用表、數(shù)字電路實(shí)驗(yàn)箱 2. 器件: 74LS139 2-4線譯碼器 1片 74LS153 雙4選1數(shù)據(jù)選擇器 1片 74LS00 二輸入端四與非門 1片 三、實(shí)驗(yàn)內(nèi)容及步驟 1. 譯碼器功能測(cè)試 將74LS139雙2-4線譯碼器按圖3.1分別輸入邏輯電平,并填寫表3、1輸出狀態(tài)。 圖3-1 表3.1 輸入 輸出 使能 選擇 1G 1B 1A Y0 Y1 Y2 Y3 H L L L L X L L H H X L H L H 2. 譯碼器轉(zhuǎn)換 將雙2-4線譯碼器轉(zhuǎn)換為3-8線譯碼器。 (1)畫出轉(zhuǎn)換電路圖。 (2)在實(shí)驗(yàn)箱上接線并驗(yàn)證設(shè)計(jì)是否正確。 (3)設(shè)計(jì)并填表寫該3-8線譯碼器功能表。 3. 數(shù)據(jù)選擇器的測(cè)試及應(yīng)用 (1)將雙4選1數(shù)據(jù)選擇器74LS158參照?qǐng)D3.2接線,測(cè)試其功能并填寫3、2功能表。 (2)找到實(shí)驗(yàn)箱脈沖信號(hào)源中Sc,S1兩個(gè)不同頻率的信號(hào),接到數(shù)據(jù)選擇器任意2個(gè)輸入端,將選擇端置位,使輸出端可分別觀察到Sc ,S1信號(hào)。 圖3-2 (3)分析上述實(shí)驗(yàn)結(jié)果并總結(jié)數(shù)據(jù)選擇器作用并畫出波形。 接電平開關(guān) 接電平顯示 表3.2 選擇端 輸入端 輸出控制 輸出 A1 A0 D0 D1 D2 D3 Q X X X X X X H L L L X X X L L L H X X X L L H X L X X L L H X H X X L H L X X L X L H L X X H X L H H X X X L L H H X X X H L 四、實(shí)驗(yàn)報(bào)告 1. 畫出實(shí)驗(yàn)要求的波形圖。 2. 畫出實(shí)驗(yàn)內(nèi)容2、3的接線圖。 3. 總結(jié)譯碼器和數(shù)據(jù)選擇的使用體會(huì)。 實(shí)驗(yàn)四 觸發(fā)器 一、實(shí)驗(yàn)?zāi)康? 1. 熟悉并掌握R-S、D、J-K觸發(fā)器的特性和功能測(cè)試方法。 2. 學(xué)會(huì)正確使用觸發(fā)器集成芯片。 3. 了解不同邏輯功能FF相互轉(zhuǎn)換的方法。 二、實(shí)驗(yàn)儀器及材料 1. 實(shí)驗(yàn)儀器設(shè)備:雙蹤示波器、數(shù)字萬(wàn)用表、數(shù)字電路實(shí)驗(yàn)箱 2. 器件 74LS00 二輸入端四與非門 1片 74LS74 雙D觸發(fā)器 1片 74LS76 雙J-K觸發(fā)器 1片 三、實(shí)驗(yàn)內(nèi)容及步驟 1. 基本RS觸發(fā)器功能測(cè)試: 兩個(gè)TTL與非門首尾相接構(gòu)成的基本RS觸發(fā)器的電路。如圖5.1所示。 (1)試按下面的順序在S R 端加信號(hào): =0 =1 =1 =1 =1 =0 =1 =1 圖4.1 基本RS觸發(fā)器電路 觀察并記錄觸發(fā)器的Q、端的狀態(tài),將結(jié)果填入下表4.1中,并說明在上述各種輸入狀態(tài)下,RS執(zhí)行的是什么邏輯功能? 表4.1 Q 邏輯功能 0 1 1 1 1 1 0 1 (2)端接低電平, 端加點(diǎn)動(dòng)脈沖。 (3) 端接高電平,端加點(diǎn)動(dòng)脈沖。 (4)令=,端加脈沖。 記錄并觀察(2)、(3)、(4)三種情況下,Q、端的狀態(tài)。從中你能否總結(jié)出基本RS的Q或 端的狀態(tài)改變和輸入端、 的關(guān)系。 (5)當(dāng)、 都接低電平時(shí),觀察Q、 端的狀態(tài),當(dāng)、同時(shí)由低電平跳為高電平時(shí),注意觀察Q、端的狀態(tài),重復(fù)3~5次看Q、端的狀態(tài)是否相同,以正確理解“不定” 狀態(tài)的含義。 2. 維持-阻塞型D觸發(fā)器功能測(cè)試 雙D型正邊沿維持-阻塞型觸發(fā)器74LS74的邏輯符號(hào)如圖4.2所示。 圖中、 端為異步置1端,置0端(或稱異步置位,復(fù)位端),CP為時(shí)鐘脈沖端。 試按下面步驟做實(shí)驗(yàn): (1)分別在、 端加低電平,觀察并記錄Q、端的狀態(tài)。 圖4.2D邏輯符號(hào) (2)令、 端為高電平,D端分別接高,低電平,用點(diǎn)動(dòng)脈沖作為CP,觀察并記錄當(dāng)CP為0、 、1、 時(shí)Q端狀態(tài)的變化。 (3)當(dāng)==1、CP=0(或CP=1),改變D端信號(hào),觀察Q端的狀態(tài)是否變化? 整理上述實(shí)驗(yàn)數(shù)據(jù),將結(jié)果填入下表4.2中。 (4)令==1,將D和端相連,CP加連續(xù)脈沖,用雙蹤示波器觀察并記錄Q相對(duì)于CP的波形。 表4.2 CP D Qn Qn+1 0 1 X X 0 1 1 0 X X 0 1 1 1 0 0 1 1 1 1 0 1 1 1 0(1) X 0 1 CP Q 3. 負(fù)邊沿J-K觸發(fā)器功能測(cè)試 雙J-K負(fù)邊沿觸發(fā)器74LS76芯片的邏輯符號(hào)如圖4.3所示。 圖4.3 J-K邏輯符號(hào) 自擬實(shí)驗(yàn)步驟,測(cè)試其功能,并將結(jié)果填入表4.3中,若令J=K=1時(shí),CP端加連續(xù)脈沖,用雙蹤示波器觀察Q~CP波形,試將D觸發(fā)器的D和端相連時(shí)觀察Q端和CP的波形并與相比較,有何異同點(diǎn)? 4. 觸發(fā)器功能轉(zhuǎn)換 (1)將D觸發(fā)器和J-K觸發(fā)器轉(zhuǎn)換成T觸發(fā)器,列出表達(dá)式,畫出實(shí)驗(yàn)電路圖。 (2)接入連續(xù)脈沖,觀察各觸發(fā)器CP及Q端波形,比較兩者關(guān)系。 JK T′ CP Q D T′ CP Q (3)自擬實(shí)驗(yàn)數(shù)據(jù)表并填寫之。 表4.3 CP J K Q Qn+1 0 1 X X X X 1 0 X X X X 1 1 0 X 0 1 1 1 X 0 1 1 X 0 1 1 1 X 1 1 四、實(shí)驗(yàn)報(bào)告 1. 整理實(shí)驗(yàn)數(shù)據(jù)并填表。 2. 寫出實(shí)驗(yàn)內(nèi)容3、4的實(shí)驗(yàn)步驟及表達(dá)式。 3. 畫出實(shí)驗(yàn)4的電路圖及相應(yīng)表格。 4. 總結(jié)各類觸發(fā)器特點(diǎn)。 實(shí)驗(yàn)五 時(shí)序電路(計(jì)數(shù)器、移位寄存器) 一、實(shí)驗(yàn)?zāi)康? 1. 掌握常用時(shí)序電路分析,設(shè)計(jì)及測(cè)試方法。 2. 訓(xùn)練獨(dú)立進(jìn)行實(shí)驗(yàn)的技能。 二、實(shí)驗(yàn)儀器及材料 1. 實(shí)驗(yàn)儀器設(shè)備:雙蹤示波器、數(shù)字萬(wàn)用表、數(shù)字電路實(shí)驗(yàn)箱 2. 器件 74LS112 雙J-K觸發(fā)器 2片 74LS175 四D觸發(fā)器 1片 74LS10 三輸入端三與非門 1片 74LS00 二輸入端四與非門 1片 三、實(shí)驗(yàn)內(nèi)容及步驟 1. 異步二進(jìn)制計(jì)數(shù)器 (1)按圖5.1接線。將J=K=1 圖5.1 (2)由CP端輸入單脈沖,測(cè)試并記錄Q1~Q4,端狀態(tài)及波形。 (3)試將異步二進(jìn)制加法計(jì)數(shù)改為減法計(jì)數(shù),參考加法計(jì)數(shù)器,要求實(shí)驗(yàn)并記錄。 2. 異步二一十進(jìn)制加法計(jì)數(shù)器 (1)按圖5.2接線。 QA、QB、QC、QD4個(gè)輸出端分別接發(fā)光二極管顯示,復(fù)位端R接入單脈沖,置位端S接高電平“1”,CP端接連續(xù)脈沖。 (2)在CP端接連續(xù)脈沖,觀察CP、QA、QB、QC、QD 的波形。 (3)將上圖改成一個(gè)異步二一十進(jìn)制減法計(jì)數(shù)器,并畫出CP、QA、QB、QC、QD 的波形。 圖5.2 CP Q1 Q2 Q3 Q4 3. 自循環(huán)移位寄存器—環(huán)形計(jì)數(shù)器。 (1)按圖5.3接線,將A、B、C、D置為1000.用單脈沖計(jì)數(shù),記錄各觸發(fā)器狀態(tài)。 圖5.3 改為連續(xù)脈沖計(jì)數(shù),并將其中一個(gè)狀態(tài)為“0”的觸發(fā)器置為“1”(模擬干擾信號(hào)作用的結(jié)果),觀察記數(shù)器能否正常工作,分析原因。 (2)按圖5.4接線,與非門用74LS10三輸入端三與非門重復(fù)上述實(shí)驗(yàn),對(duì)比實(shí)驗(yàn)結(jié)果,總結(jié)關(guān)于自啟動(dòng)的體會(huì)。 圖5.4 四、實(shí)驗(yàn)報(bào)告 1. 畫出實(shí)驗(yàn)內(nèi)容要求的波形及記錄表格。 2.總結(jié)時(shí)序電路特點(diǎn)。 實(shí)驗(yàn)六 組合邏輯電路的設(shè)計(jì)和邏輯功能驗(yàn)證 一、實(shí)驗(yàn)?zāi)康? 1. 掌握組合邏輯電路的設(shè)計(jì)方法。 2. 學(xué)會(huì)使用集成電路的邏輯功能表。 二、實(shí)驗(yàn)儀器及材料 1. 數(shù)字電路實(shí)驗(yàn)箱、雙蹤示波器、數(shù)字萬(wàn)用表。 2. 元器件: 雙輸入與門CD4081 1片 四異或門CD4070 2片 四位數(shù)值比較器CD4063 1片 三、注意事項(xiàng)及說明 1. CMOS門電路的電源電壓為+3V—+15V,有些可達(dá)18V,實(shí)驗(yàn)前應(yīng)先驗(yàn)證或調(diào)整正確,才可給門電路通電,本實(shí)驗(yàn)可選+5V供電。 2. 門電路的輸出端不可直接并聯(lián),也不可直接聯(lián)連電源+5V和電源地,否則將造成門電路永久性損壞。 3. CMOS集成電路的多余輸入端不可懸空。 4. 實(shí)驗(yàn)時(shí)應(yīng)認(rèn)真檢查,僅當(dāng)各條聯(lián)線全部正確無(wú)誤時(shí),方可通電。 四、實(shí)驗(yàn)內(nèi)容、原理及步驟 (1)設(shè)計(jì)一個(gè)一位比較器(大、同、?。┑慕M合電路并驗(yàn)證其邏輯功能。 (2)驗(yàn)證四位數(shù)值比較器的邏輯功能。 (3)設(shè)計(jì)一個(gè)八位二進(jìn)制奇偶檢測(cè)器的組合電路并驗(yàn)證其邏輯功能。 (4)設(shè)計(jì)一個(gè)兩位二進(jìn)制數(shù)比較器(大、同、小)的組合電路(選做)。 CD4081為四雙輸入與門;CD4070為四異或門,CD4063為四位數(shù)值比較器,它們均為CMOS集成電路。圖6-1為上述三種集成電路的引腳功能描述。 圖 6.1 1. 一位(大、同、?。┍容^器的設(shè)計(jì)及其邏輯功能的驗(yàn)證 ① 根據(jù)命題要求列真值表 設(shè)A、B為兩個(gè)二進(jìn)制數(shù)的某一位,即比較器的輸入,M、 G、L為比較器的輸出,分別表示兩個(gè)二進(jìn)制數(shù)比較后的大、同、小結(jié)果,其邏輯功能真值表見表6-1. ② 寫表達(dá)式 根據(jù)表6-1的真值表,并為了減少門電路的種類,我們做如下的運(yùn)算: 同 大 小 ③ 畫邏輯圖 根據(jù)上述表達(dá)式,讀者可用兩個(gè)異或門和兩個(gè)與門實(shí)現(xiàn)上述的大、同、小比較器,并將邏輯圖畫在表6-1右邊的空白處。 ④ 實(shí)驗(yàn)驗(yàn)證 選CD4081、CD4070各一片,按所畫邏輯原理圖聯(lián)線,檢查無(wú)誤后接通電源。當(dāng)輸入端A、B為表6-1的情況時(shí),用三只LED發(fā)光管,分別監(jiān)視輸出端M、G、L的邏輯狀態(tài),驗(yàn)證邏輯功能的正確性。當(dāng)輸出高電平時(shí),LED發(fā)光管亮,表示邏輯值為“1”,當(dāng)輸出低電平時(shí),LED發(fā)光管滅,表示邏輯值為“0”,實(shí)驗(yàn)完畢后斷開電源。 表6-1 一位比較器真值表 輸入 輸出 說 明 A B M G L 0 0 0 1 0 A = B 0 1 0 0 1 A < B 1 0 1 0 0 A > B 1 1 0 1 0 A = B 2. 四位數(shù)值比較器邏輯功能的驗(yàn)證 ① 引腳和功能描述 CD4063為CMOS四位二進(jìn)制數(shù)值比較器集成電路,十六引腳雙列直插式封裝,所有功能引腳分三類:比較輸入端、級(jí)聯(lián)輸入端和輸出端。比較輸入端實(shí)現(xiàn)本級(jí)兩組四位二進(jìn)制數(shù)的比較;級(jí)聯(lián)輸入端則是為實(shí)現(xiàn)多級(jí)芯片的相互級(jí)聯(lián)所設(shè),當(dāng)僅使用一級(jí)比較時(shí),可將AB三個(gè)級(jí)聯(lián)輸入端,分別接“0”、“1”、“0”;輸出端則為兩組四位二進(jìn)制數(shù)的比較輸出,有小、相等和大三種結(jié)果。其引腳描述見圖6-1,邏輯功能見表6-2. ② 按上述的引腳和功能描述,聯(lián)接好驗(yàn)證四位數(shù)值比較器邏輯功能的實(shí)驗(yàn)電路,檢查無(wú)誤后接通電源。當(dāng)輸入為表6-3的情況時(shí),用三只LED發(fā)光管,分別監(jiān)視其輸出端L、G、M的邏輯狀態(tài),驗(yàn)證邏輯功能的正確性國(guó)。并將結(jié)果記錄表6-3中,實(shí)驗(yàn)完畢后斷開電源。 表6-2 四位數(shù)值比較器簡(jiǎn)化邏輯功能表 輸 入 輸出 比較輸入端 級(jí)聯(lián)輸入端 A3 B3 A2 B2 A1 B1 A0 B0 AB AB A3>B3 X X X A3=B3 A2>B2 X X A3=B3 A2=B2 A1>B1 X A3=B3 A2=B2 A1=B1 A0>B0 X X X X X X X X X X X X L L H L L H L L H L L H A3=B3 A2=B2 A1=B1 A0=B0 A3=B3 A2=B2 A1=B1 A0=B0 A3=B3 A2=B2 A1=B1 A0=B0 L L H L H L H L L L L H L H L H L L A3=B3 A2=B2 A1=B1 A0- 1.請(qǐng)仔細(xì)閱讀文檔,確保文檔完整性,對(duì)于不預(yù)覽、不比對(duì)內(nèi)容而直接下載帶來(lái)的問題本站不予受理。
- 2.下載的文檔,不會(huì)出現(xiàn)我們的網(wǎng)址水印。
- 3、該文檔所得收入(下載+內(nèi)容+預(yù)覽)歸上傳者、原創(chuàng)作者;如果您是本文檔原作者,請(qǐng)點(diǎn)此認(rèn)領(lǐng)!既往收益都?xì)w您。
下載文檔到電腦,查找使用更方便
32 積分
下載 |
- 配套講稿:
如PPT文件的首頁(yè)顯示word圖標(biāo),表示該P(yáng)PT已包含配套word講稿。雙擊word圖標(biāo)可打開word文檔。
- 特殊限制:
部分文檔作品中含有的國(guó)旗、國(guó)徽等圖片,僅作為作品整體效果示例展示,禁止商用。設(shè)計(jì)者僅對(duì)作品中獨(dú)創(chuàng)性部分享有著作權(quán)。
- 關(guān) 鍵 詞:
- 新版 數(shù)字電路 實(shí)驗(yàn) 指導(dǎo)書
鏈接地址:http://m.jqnhouse.com/p-1574373.html