計算機組成原理(華科版)第六章 系統(tǒng)總線

《計算機組成原理(華科版)第六章 系統(tǒng)總線》由會員分享，可在線閱讀，更多相關(guān)《計算機組成原理(華科版)第六章 系統(tǒng)總線（65頁珍藏版）》請在裝配圖網(wǎng)上搜索。

1、第六章第六章 系統(tǒng)總線系統(tǒng)總線6.1 6.1 系統(tǒng)總線結(jié)構(gòu)系統(tǒng)總線結(jié)構(gòu) 總線（總線（Bus），又稱之為母線，是從一個或多個源部件傳送信息到一個），又稱之為母線，是從一個或多個源部件傳送信息到一個或多個目的部件的傳輸線束?？偩€是多個部件間的公共連線?；蚨鄠€目的部件的傳輸線束?？偩€是多個部件間的公共連線?？偩€的結(jié)構(gòu)與連接方式總線的結(jié)構(gòu)與連接方式總線就是指能為多個功能部件服務(wù)的一組公用信息線總線就是指能為多個功能部件服務(wù)的一組公用信息線。 一個計算機系統(tǒng)中的總線，大致分為如下三類：一個計算機系統(tǒng)中的總線，大致分為如下三類： 內(nèi) 部 總 線內(nèi) 部 總 線 同 一 部 件 之 間 的 總 線 ， 如同

2、一 部 件 之 間 的 總 線 ， 如 C P UC P U 內(nèi) 部 連 接內(nèi) 部 連 接各寄存器及運算器之間的連線。各寄存器及運算器之間的連線。 系統(tǒng)總線系統(tǒng)總線 同一臺計算機系統(tǒng)各部件之間連接的總線，如同一臺計算機系統(tǒng)各部件之間連接的總線，如CPUCPU、內(nèi)存、內(nèi)存、通道和各類通道和各類I/OI/O接口間的連線。接口間的連線。 多 機 系 統(tǒng) 總 線多 機 系 統(tǒng) 總 線 多 臺 處 理 機 之 間 互 相 連 接 的 總 線 ， 它 涉多 臺 處 理 機 之 間 互 相 連 接 的 總 線 ， 它 涉及到多機系統(tǒng)互連。及到多機系統(tǒng)互連。 1總線的結(jié)構(gòu)總線的結(jié)構(gòu) 地址線：用于選擇信息傳送的

3、設(shè)備。例如，地址線：用于選擇信息傳送的設(shè)備。例如，CPUCPU與主存?zhèn)魉蛿?shù)據(jù)或指令時，必須將與主存?zhèn)魉蛿?shù)據(jù)或指令時，必須將主存單元的地址送到總線地址線上，只有主存儲器響應(yīng)這個地址，其他主存單元的地址送到總線地址線上，只有主存儲器響應(yīng)這個地址，其他設(shè)備則不響應(yīng)。地址線通常是單向線，地址信息由源部件發(fā)送到目的部設(shè)備則不響應(yīng)。地址線通常是單向線，地址信息由源部件發(fā)送到目的部件。件。數(shù)據(jù)線：用于總線上的設(shè)備之間傳送數(shù)據(jù)信息。數(shù)據(jù)線通常是雙向線。例如，數(shù)據(jù)線：用于總線上的設(shè)備之間傳送數(shù)據(jù)信息。數(shù)據(jù)線通常是雙向線。例如，CPUCPU與主存可以通過數(shù)據(jù)線進(jìn)行輸入（取數(shù)）或輸出（寫數(shù)）。與主存可以通過數(shù)據(jù)線進(jìn)

4、行輸入（取數(shù)）或輸出（寫數(shù)）。 控制線：控制線：用于實現(xiàn)對設(shè)備的控制和監(jiān)視功能。例如，用于實現(xiàn)對設(shè)備的控制和監(jiān)視功能。例如，CPU與主存?zhèn)魉托畔r，與主存?zhèn)魉托畔r，CPU通過控制線發(fā)送讀或?qū)懨畹街鞔?，啟動主存讀或?qū)懖僮?。同時，通過控制線監(jiān)視通過控制線發(fā)送讀或?qū)懨畹街鞔?，啟動主存讀或?qū)懖僮鳌Ｍ瑫r，通過控制線監(jiān)視主存送來的主存送來的MOC回答信號，判斷主存的工作是否已完成?？刂凭€通常都是單向線，回答信號，判斷主存的工作是否已完成。控制線通常都是單向線，有從有從CPU 發(fā)送出去的，也有從設(shè)備發(fā)送出去的。除以上發(fā)送出去的，也有從設(shè)備發(fā)送出去的。除以上3種線外，還有時鐘線、電種線外，還有時鐘線、電

5、源線和地線等，分別用作時鐘控制及提供電源。為減少信號失真及噪聲干擾，地線源線和地線等，分別用作時鐘控制及提供電源。為減少信號失真及噪聲干擾，地線通常有多根，分布格式很講究。通常有多根，分布格式很講究。2總線的連接方式總線的連接方式 通過接口可以實現(xiàn)高速機器與低速外設(shè)之間工作速度上的匹配和同步，通過接口可以實現(xiàn)高速機器與低速外設(shè)之間工作速度上的匹配和同步，并完成計算機和外設(shè)之間的所有數(shù)據(jù)傳送和控制。因此，并完成計算機和外設(shè)之間的所有數(shù)據(jù)傳送和控制。因此，“接口接口”又有又有“適適配器配器”、“設(shè)備控制器設(shè)備控制器”等名稱。等名稱。 根據(jù)連接方式不同，單機系統(tǒng)中采用的總線結(jié)構(gòu)有三種基本類型：根據(jù)連

6、接方式不同，單機系統(tǒng)中采用的總線結(jié)構(gòu)有三種基本類型：單總線結(jié)構(gòu)；雙總線結(jié)構(gòu)；三總線結(jié)構(gòu)。單總線結(jié)構(gòu)；雙總線結(jié)構(gòu)；三總線結(jié)構(gòu)。（1 1） 單總線結(jié)構(gòu)單總線結(jié)構(gòu) 在許多微小型計算機中，使用一條單一的系統(tǒng)總線來連接在許多微小型計算機中，使用一條單一的系統(tǒng)總線來連接CPU、內(nèi)存和、內(nèi)存和I/O設(shè)設(shè)備，稱為單總線結(jié)構(gòu)，如圖所示。備，稱為單總線結(jié)構(gòu)，如圖所示。 在單總線結(jié)構(gòu)中，要求連接到總線上的邏輯部件必須高速運行，以便在某些在單總線結(jié)構(gòu)中，要求連接到總線上的邏輯部件必須高速運行，以便在某些設(shè)備需要使用總線時，能迅速獲得總線控制權(quán)；而當(dāng)不再使用總線時，能迅速放設(shè)備需要使用總線時，能迅速獲得總線控制權(quán)；而當(dāng)

7、不再使用總線時，能迅速放棄總線控制權(quán)，否則，一條總線由多種部件共用，可能導(dǎo)致很大的時間延遲。棄總線控制權(quán)，否則，一條總線由多種部件共用，可能導(dǎo)致很大的時間延遲。 在單總線系統(tǒng)中，主存與輸入、輸出設(shè)備都在同一條總線上，設(shè)備的尋址采在單總線系統(tǒng)中，主存與輸入、輸出設(shè)備都在同一條總線上，設(shè)備的尋址采用統(tǒng)一編址的方法，即所有的主存單元及外部設(shè)備接口寄存器的地址一起構(gòu)成一用統(tǒng)一編址的方法，即所有的主存單元及外部設(shè)備接口寄存器的地址一起構(gòu)成一個連續(xù)的地址空間（單總線地址空間），因此，訪內(nèi)指令與輸入個連續(xù)的地址空間（單總線地址空間），因此，訪內(nèi)指令與輸入/輸出指令在形式輸出指令在形式上完全相同，區(qū)別僅在于地

8、址的數(shù)值不同，這就是說，對輸入上完全相同，區(qū)別僅在于地址的數(shù)值不同，這就是說，對輸入/輸出設(shè)備的操作，輸出設(shè)備的操作，完全可以和內(nèi)存的操作一樣處理。這樣，當(dāng)完全可以和內(nèi)存的操作一樣處理。這樣，當(dāng)CPU把指令的地址字段送到總線上時，把指令的地址字段送到總線上時，如果該地址字段對應(yīng)的地址是內(nèi)存地址，則內(nèi)存予以響應(yīng)。此時，在如果該地址字段對應(yīng)的地址是內(nèi)存地址，則內(nèi)存予以響應(yīng)。此時，在CPU和內(nèi)存和內(nèi)存之間將發(fā)生數(shù)據(jù)傳送，數(shù)據(jù)傳送的方向由指令操作碼決定，如圖之間將發(fā)生數(shù)據(jù)傳送，數(shù)據(jù)傳送的方向由指令操作碼決定，如圖6.2(b)所示。所示。PCCPU控制指令內(nèi)存接口外部設(shè)備地址 CPU控制數(shù)據(jù)內(nèi)存接口外部

9、設(shè)備地址(a) (b)CPU控制數(shù)據(jù)內(nèi)存接口外部設(shè)備地址 CPU控制數(shù)據(jù)內(nèi)存接口外部設(shè)備地址(c) (d)CPU控制數(shù)據(jù)內(nèi)存接口外設(shè) 2地址接口外設(shè) 1(e)圖6.2 單總線的功能 如果該指令地址字段對應(yīng)的是外圍設(shè)備地址，則外圍設(shè)備譯碼器予以響應(yīng)，如果該指令地址字段對應(yīng)的是外圍設(shè)備地址，則外圍設(shè)備譯碼器予以響應(yīng)， 此時，此時，CPUCPU和與該地址相對應(yīng)的外圍設(shè)備之間，將發(fā)生數(shù)據(jù)傳送，而數(shù)據(jù)傳送的和與該地址相對應(yīng)的外圍設(shè)備之間，將發(fā)生數(shù)據(jù)傳送，而數(shù)據(jù)傳送的方向由指令操作碼決定，如圖方向由指令操作碼決定，如圖6.2(c)6.2(c)所示。所示。 在單總線系統(tǒng)中，某些外圍設(shè)備也可以指定地址。在單總

10、線系統(tǒng)中，某些外圍設(shè)備也可以指定地址。 此時，外圍設(shè)備通過與此時，外圍設(shè)備通過與CPU中的總線控制部件交換控制部件的方式占有總線。一旦外圍設(shè)備得到總線中的總線控制部件交換控制部件的方式占有總線。一旦外圍設(shè)備得到總線控制權(quán)，就可向總線發(fā)送地址信號，使總線上的地址線置為適當(dāng)?shù)拇a狀態(tài)，以控制權(quán)，就可向總線發(fā)送地址信號，使總線上的地址線置為適當(dāng)?shù)拇a狀態(tài)，以便決定它將要與那一個設(shè)備進(jìn)行信息交換。便決定它將要與那一個設(shè)備進(jìn)行信息交換。 采用統(tǒng)一編址方法，省去一類采用統(tǒng)一編址方法，省去一類I/O指令，簡化了指令系統(tǒng)。此外，單總線結(jié)構(gòu)指令，簡化了指令系統(tǒng)。此外，單總線結(jié)構(gòu)簡單，使用靈活，易擴(kuò)充。然而，單總

11、線的地址線位數(shù)與主存地址位數(shù)相同，主簡單，使用靈活，易擴(kuò)充。然而，單總線的地址線位數(shù)與主存地址位數(shù)相同，主存的部分地址空間要用于外部設(shè)備接口寄存器尋址。此外，所有的部件均通過一存的部分地址空間要用于外部設(shè)備接口寄存器尋址。此外，所有的部件均通過一條總線進(jìn)行通信，分時使用總線，因此，通信速度比較慢。通常，單總線結(jié)構(gòu)適條總線進(jìn)行通信，分時使用總線，因此，通信速度比較慢。通常，單總線結(jié)構(gòu)適用于小型或微型計算機的系統(tǒng)總線。用于小型或微型計算機的系統(tǒng)總線。（2 2） 雙總線結(jié)構(gòu)雙總線結(jié)構(gòu) 單總線系統(tǒng)中，由于所有邏輯部件都掛在同一個總線上，因此總線只能分時單總線系統(tǒng)中，由于所有邏輯部件都掛在同一個總線上，

12、因此總線只能分時工作，即某一時間只能允許一對部件之間傳送數(shù)據(jù)，這就使信息傳送的吞吐量工作，即某一時間只能允許一對部件之間傳送數(shù)據(jù)，這就使信息傳送的吞吐量受到限制。為此出現(xiàn)了雙總線結(jié)構(gòu)。這種結(jié)構(gòu)保持了單總線系統(tǒng)簡單、易于擴(kuò)受到限制。為此出現(xiàn)了雙總線結(jié)構(gòu)。這種結(jié)構(gòu)保持了單總線系統(tǒng)簡單、易于擴(kuò)充的優(yōu)點，但又在充的優(yōu)點，但又在CPU和內(nèi)存之間專門設(shè)置了一組高速的存儲總線，使和內(nèi)存之間專門設(shè)置了一組高速的存儲總線，使CPU 可可通過專用總線與存儲器交換信息，并減輕了系統(tǒng)總線的負(fù)擔(dān)，同時內(nèi)存仍可通通過專用總線與存儲器交換信息，并減輕了系統(tǒng)總線的負(fù)擔(dān)，同時內(nèi)存仍可通過系統(tǒng)總線與外設(shè)之間實現(xiàn)過系統(tǒng)總線與外設(shè)之

13、間實現(xiàn)DMA操作，而不必經(jīng)過操作，而不必經(jīng)過CPU。這種雙總線系統(tǒng)以增。這種雙總線系統(tǒng)以增加硬件為代價，當(dāng)前高檔微型機中廣泛采用這種總線結(jié)構(gòu)。加硬件為代價，當(dāng)前高檔微型機中廣泛采用這種總線結(jié)構(gòu)。（3 3） 三總線結(jié)構(gòu)三總線結(jié)構(gòu) 圖所示的為三總線系統(tǒng)的結(jié)構(gòu)圖，它是在雙總線系統(tǒng)的基礎(chǔ)上增加圖所示的為三總線系統(tǒng)的結(jié)構(gòu)圖，它是在雙總線系統(tǒng)的基礎(chǔ)上增加I/O總線總線形成的。其中系統(tǒng)總線是形成的。其中系統(tǒng)總線是CPU、內(nèi)存和通道（、內(nèi)存和通道（IOP）。進(jìn)行數(shù)據(jù)傳送的公共通）。進(jìn)行數(shù)據(jù)傳送的公共通路，而路，而I/O總線是多個外部設(shè)備與通道之間進(jìn)行數(shù)據(jù)傳送的公共通路?？偩€是多個外部設(shè)備與通道之間進(jìn)行數(shù)據(jù)傳送

14、的公共通路。 由上述可知，在由上述可知，在DMA方式中，外設(shè)與存儲器間直接交換數(shù)據(jù)而不經(jīng)過方式中，外設(shè)與存儲器間直接交換數(shù)據(jù)而不經(jīng)過CPU，從而減輕，從而減輕CPU對數(shù)據(jù)輸入對數(shù)據(jù)輸入/輸出的控制，而輸出的控制，而“通道通道”方式進(jìn)一步提高了方式進(jìn)一步提高了CPU的效率。通道實際上是一臺具有特殊功能的處理器，又稱為的效率。通道實際上是一臺具有特殊功能的處理器，又稱為IOP（I/O處處理器），它分擔(dān)了一部分理器），它分擔(dān)了一部分CPU的功能，以實現(xiàn)對外設(shè)的統(tǒng)一管理及外設(shè)與內(nèi)的功能，以實現(xiàn)對外設(shè)的統(tǒng)一管理及外設(shè)與內(nèi)存之間的數(shù)據(jù)傳送。顯然，由于增加了存之間的數(shù)據(jù)傳送。顯然，由于增加了IOP，整個系統(tǒng)

15、的效率將大大提高，整個系統(tǒng)的效率將大大提高，然而這是以增加更多的硬件代價換來的。三總線系統(tǒng)通常用于中、大型計算然而這是以增加更多的硬件代價換來的。三總線系統(tǒng)通常用于中、大型計算機中。機中。3. 總線結(jié)構(gòu)對計算機系統(tǒng)性能的影響總線結(jié)構(gòu)對計算機系統(tǒng)性能的影響 （1） 最大存儲容量最大存儲容量 在單總線系統(tǒng)中，最大內(nèi)存容量必須小于由計算機字長所決定的可能的地址在單總線系統(tǒng)中，最大內(nèi)存容量必須小于由計算機字長所決定的可能的地址總數(shù)。總數(shù)。 在雙總線系統(tǒng)中，對內(nèi)存和外設(shè)進(jìn)行存取的判斷是利用各自的指令操作碼來在雙總線系統(tǒng)中，對內(nèi)存和外設(shè)進(jìn)行存取的判斷是利用各自的指令操作碼來進(jìn)行的。由于內(nèi)存地址和外設(shè)地址出

16、現(xiàn)于不同的總線上，所以存儲容量不會受到進(jìn)行的。由于內(nèi)存地址和外設(shè)地址出現(xiàn)于不同的總線上，所以存儲容量不會受到外圍設(shè)備多少的影響。外圍設(shè)備多少的影響。（2 2） 指令系統(tǒng)指令系統(tǒng) 在雙總線系統(tǒng)中，在雙總線系統(tǒng)中，CPUCPU對內(nèi)存總線和系統(tǒng)總線必須有不同的指令系統(tǒng)。由于對內(nèi)存總線和系統(tǒng)總線必須有不同的指令系統(tǒng)。由于使用哪條總線要由操作碼加以規(guī)定，所以在雙總線系統(tǒng)中，訪問內(nèi)存操作和輸使用哪條總線要由操作碼加以規(guī)定，所以在雙總線系統(tǒng)中，訪問內(nèi)存操作和輸入入/ /輸出操作各有不同的指令。輸出操作各有不同的指令。 在單總線系統(tǒng)中，在單總線系統(tǒng)中，CPU 對訪問內(nèi)存和輸入對訪問內(nèi)存和輸入/輸出操作是使用相

17、同的操作碼，輸出操作是使用相同的操作碼，即使用相同的指令，但地址不同。即使用相同的指令，但地址不同。（3 3） 吞吐量吞吐量 計算機系統(tǒng)的吞吐量是指流入、處理和流出系統(tǒng)的信息的速率。計算機系統(tǒng)的吞吐量是指流入、處理和流出系統(tǒng)的信息的速率。 系統(tǒng)吞吐量主要取決于內(nèi)存的存取周期。系統(tǒng)吞吐量主要取決于內(nèi)存的存取周期。總線接口總線接口1信息的傳送方式信息的傳送方式 計算機系統(tǒng)中，信息傳輸基本有四種方式：串行傳送、并行傳送、并串行計算機系統(tǒng)中，信息傳輸基本有四種方式：串行傳送、并行傳送、并串行傳送和分時傳送。但是出于速度和效率上的考慮，系統(tǒng)總線上傳送信息時，通傳送和分時傳送。但是出于速度和效率上的考慮，

18、系統(tǒng)總線上傳送信息時，通常采用并行傳送方式。在一些微型計算機或單片機中，由于常采用并行傳送方式。在一些微型計算機或單片機中，由于CPU 引腳數(shù)的限制，引腳數(shù)的限制，系統(tǒng)總線傳送信息時，采用的是并串行方式或分時方式。系統(tǒng)總線傳送信息時，采用的是并串行方式或分時方式。（1 1） 串行傳送串行傳送 當(dāng)信息以串行方式傳送時，只有一條傳輸線，且采用脈沖傳送。在串行傳送當(dāng)信息以串行方式傳送時，只有一條傳輸線，且采用脈沖傳送。在串行傳送時，按順序來傳送表示一個數(shù)碼的所有二進(jìn)制位（時，按順序來傳送表示一個數(shù)碼的所有二進(jìn)制位（bit）的脈沖信號，每次一位。）的脈沖信號，每次一位。通常以第一個脈沖信號表示數(shù)碼的最

19、低有效位，最后一個脈沖信號表示數(shù)碼的通常以第一個脈沖信號表示數(shù)碼的最低有效位，最后一個脈沖信號表示數(shù)碼的最高有效位，圖最高有效位，圖6.5(a)所示的是串行傳送的示意圖。所示的是串行傳送的示意圖。 假定串行數(shù)據(jù)是由假定串行數(shù)據(jù)是由“位時間位時間”組成的，那么傳送組成的，那么傳送8 8個比特需要個比特需要8 8個位時間。例個位時間。例如，如果接受設(shè)備在第一個位時間和第三個位時間接受到一個脈沖，而其余的如，如果接受設(shè)備在第一個位時間和第三個位時間接受到一個脈沖，而其余的6 6個位時間沒有收到脈沖，那么就會知道所收到的二進(jìn)制信息是個位時間沒有收到脈沖，那么就會知道所收到的二進(jìn)制信息是00000101

20、00000101，注意，注意，串行傳送時低位在前，高位在后。串行傳送時低位在前，高位在后。 在串行傳送時，被傳送的數(shù)據(jù)需要在發(fā)送部件進(jìn)行并行在串行傳送時，被傳送的數(shù)據(jù)需要在發(fā)送部件進(jìn)行并行串行變換，這稱為串行變換，這稱為拆卸；而在接受部件又需要進(jìn)行串行拆卸；而在接受部件又需要進(jìn)行串行并行變換，這稱為裝配。并行變換，這稱為裝配。并- 串變換串- 并變換傳送數(shù)據(jù)0000101發(fā)送部件接收部件低位10100000高位位時間傳送脈沖T1T2T3T4T5T6T7T8(a)發(fā)送郵件接收郵件1高位0101100低位(b)高 8 位低 8 位高 8 位低 8 位發(fā)送部件接收部件(c)圖6.5 信息的傳送方式(

21、a) 串行傳送；(b) 并行傳送；(c) 并串行傳送（2 2） 并行傳送并行傳送 用并行方式傳送二進(jìn)制信息時，對每個數(shù)據(jù)位都需要單獨一條傳輸線。信息用并行方式傳送二進(jìn)制信息時，對每個數(shù)據(jù)位都需要單獨一條傳輸線。信息有多少二進(jìn)制位組成，就需要多少條傳輸線，這樣二進(jìn)制數(shù)有多少二進(jìn)制位組成，就需要多少條傳輸線，這樣二進(jìn)制數(shù)“0”或或“1”可在不可在不同的線上同時進(jìn)行傳送。同的線上同時進(jìn)行傳送。（3 3） 并串行傳送并串行傳送 如果一個數(shù)據(jù)字由四個字節(jié)組成，在總線上以并串行方式傳送，那么傳送一如果一個數(shù)據(jù)字由四個字節(jié)組成，在總線上以并串行方式傳送，那么傳送一個字節(jié)時采用并行方式，而字節(jié)間的傳送采用串行

22、方式。顯然，并串行傳送方式個字節(jié)時采用并行方式，而字節(jié)間的傳送采用串行方式。顯然，并串行傳送方式是并行方式和串行方式的結(jié)合。圖（是并行方式和串行方式的結(jié)合。圖（c）所示的是并串行傳送方式的示意圖。）所示的是并串行傳送方式的示意圖。（4 4） 分時傳送分時傳送 分時傳送有兩種概念。一是在分時傳送信息時，總線不明確區(qū)分哪些是數(shù)據(jù)分時傳送有兩種概念。一是在分時傳送信息時，總線不明確區(qū)分哪些是數(shù)據(jù)線，哪些是地址線，而是統(tǒng)一傳送數(shù)據(jù)或地址的信息。由于傳輸線上既要傳送地線，哪些是地址線，而是統(tǒng)一傳送數(shù)據(jù)或地址的信息。由于傳輸線上既要傳送地址信息，又要傳送數(shù)據(jù)信息，因此必須劃分時間，以便在不同的時間間隔中完

23、成址信息，又要傳送數(shù)據(jù)信息，因此必須劃分時間，以便在不同的時間間隔中完成傳送地址和傳送數(shù)據(jù)的任務(wù)。傳送地址和傳送數(shù)據(jù)的任務(wù)。2 2接口的基本概念接口的基本概念 廣義地講，廣義地講，“接口接口”是指中央處理器（是指中央處理器（CPU）和內(nèi)存、外圍設(shè)備、或兩種外圍）和內(nèi)存、外圍設(shè)備、或兩種外圍設(shè)備、或兩種機器設(shè)備之間通過總線進(jìn)行連接的邏輯部件。接口部件在它所連接設(shè)備、或兩種機器設(shè)備之間通過總線進(jìn)行連接的邏輯部件。接口部件在它所連接的兩部件之間起著的兩部件之間起著“轉(zhuǎn)換器轉(zhuǎn)換器”的作用，以便實現(xiàn)彼此之間的信息傳送。的作用，以便實現(xiàn)彼此之間的信息傳送。 典型的接口通常具有如下功能：典型的接口通常具有如

24、下功能： 控制控制 接口靠程序的指令信息來控制外圍設(shè)備動作，如啟動、關(guān)接口靠程序的指令信息來控制外圍設(shè)備動作，如啟動、關(guān)閉設(shè)備等。閉設(shè)備等。 緩沖緩沖 接口在外圍設(shè)備和計算機系統(tǒng)的其他部件之間用作為一個接口在外圍設(shè)備和計算機系統(tǒng)的其他部件之間用作為一個緩沖器，以補償各種設(shè)備在速度上的差異。緩沖器，以補償各種設(shè)備在速度上的差異。 狀態(tài)監(jiān)視狀態(tài)監(jiān)視 接口監(jiān)視外圍設(shè)備的工作狀態(tài)并保存狀態(tài)信息。狀態(tài)接口監(jiān)視外圍設(shè)備的工作狀態(tài)并保存狀態(tài)信息。狀態(tài)信息包括數(shù)據(jù)信息包括數(shù)據(jù)“準(zhǔn)備就緒準(zhǔn)備就緒”、“忙忙”、“錯誤錯誤”等等，供等等，供CPU CPU 詢問外圍詢問外圍設(shè)備時進(jìn)行分析之用。設(shè)備時進(jìn)行分析之用。 轉(zhuǎn)

25、換數(shù)據(jù)格式轉(zhuǎn)換數(shù)據(jù)格式 接口可以完成任何要求的數(shù)據(jù)轉(zhuǎn)換，例如并接口可以完成任何要求的數(shù)據(jù)轉(zhuǎn)換，例如并- -串串轉(zhuǎn)換或串轉(zhuǎn)換或串- -并轉(zhuǎn)換，因此數(shù)據(jù)能在外圍設(shè)備和并轉(zhuǎn)換，因此數(shù)據(jù)能在外圍設(shè)備和CPUCPU之間正確地進(jìn)行傳送。之間正確地進(jìn)行傳送。 整理整理 接口可以完成一些特別的功能，例如在需要時可修改字計接口可以完成一些特別的功能，例如在需要時可修改字計數(shù)器或當(dāng)前內(nèi)存地址寄存器。數(shù)器或當(dāng)前內(nèi)存地址寄存器。 程序中斷程序中斷 每當(dāng)外圍設(shè)備向軟件請求某種動作時，接口即發(fā)出一每當(dāng)外圍設(shè)備向軟件請求某種動作時，接口即發(fā)出一個中斷請求信號到個中斷請求信號到CPU。例如，如果設(shè)備完成了一個操作或設(shè)備中存在

26、。例如，如果設(shè)備完成了一個操作或設(shè)備中存在著一個錯誤狀態(tài)，接口就發(fā)出中斷。著一個錯誤狀態(tài)，接口就發(fā)出中斷。3 3串行通信與數(shù)據(jù)接口串行通信與數(shù)據(jù)接口（1） 串行通信的優(yōu)點串行通信的優(yōu)點 串行傳送可以大大減少傳送線，從而大大的降低成本。但是串行傳送的速度慢，串行傳送可以大大減少傳送線，從而大大的降低成本。但是串行傳送的速度慢，若并行傳送所需的時間為若并行傳送所需的時間為t，則串行傳送的時間至少為，則串行傳送的時間至少為nt（其中（其中n為位數(shù)）。為位數(shù)）。（2 2） 傳送編碼傳送編碼 在計算機中，數(shù)和字符等都是以一定的編碼表示的。編碼的種類很多，常用的在計算機中，數(shù)和字符等都是以一定的編碼表示的

27、。編碼的種類很多，常用的主要有：主要有： 擴(kuò)展的擴(kuò)展的BCDBCD交換碼交換碼EBCDICEBCDIC（Extended Binary Coded Decimal Interchange Extended Binary Coded Decimal Interchange CodeCode），這是一種），這是一種8b8b編碼，通常用在同步通信中。編碼，通常用在同步通信中。 美國標(biāo)準(zhǔn)信息交換碼美國標(biāo)準(zhǔn)信息交換碼ASCII（American Standard Code for Information Interchange）。）。（3 3） 通信方式通信方式 在串行通信中，有兩種最基本的通信方式。在

28、串行通信中，有兩種最基本的通信方式。1) 1) 異步通信異步通信ASYNCASYNC（Asynchronous Data CommunicationAsynchronous Data Communication） 它用一個起始位表示字符的開始，用停止位表示字符的結(jié)束構(gòu)成一幀，如圖所它用一個起始位表示字符的開始，用停止位表示字符的結(jié)束構(gòu)成一幀，如圖所示。示。 起始位占用一位，字符編碼為起始位占用一位，字符編碼為7 7位（位（ASCIIASCII）碼，第）碼，第8 8位為奇、偶校驗位，加上這位為奇、偶校驗位，加上這一位使字符中為一位使字符中為“1 1”的位為奇數(shù)（或偶數(shù)），停止位可以是一位、一位半

29、或兩位。的位為奇數(shù)（或偶數(shù)），停止位可以是一位、一位半或兩位。于是一個字符就由于是一個字符就由10b10b或或或或11b11b構(gòu)成。構(gòu)成。 用這樣的方式表示字符時，字符可以一個接著一個地傳送。用這樣的方式表示字符時，字符可以一個接著一個地傳送。 在異步數(shù)據(jù)傳送中，在異步數(shù)據(jù)傳送中， CPUCPU與外設(shè)之間必須遵循如下二項規(guī)定。與外設(shè)之間必須遵循如下二項規(guī)定。 字符格式。字符格式。 這是對字符的編碼方式，奇偶校驗方式以及起始位和停止位的規(guī)定形式。這是對字符的編碼方式，奇偶校驗方式以及起始位和停止位的規(guī)定形式。例如用例如用ASCIIASCII編碼，字符為七位，加上一個偶校驗位，一個起始位，以及一個

30、編碼，字符為七位，加上一個偶校驗位，一個起始位，以及一個停止位。形成一個停止位。形成一個10b10b的字符格式。的字符格式。 波特率（波特率（Baud rateBaud rate） 波特率即數(shù)據(jù)傳送的速率，它對于波特率即數(shù)據(jù)傳送的速率，它對于CPUCPU與外界的通信是很重要的。假如數(shù)據(jù)與外界的通信是很重要的。假如數(shù)據(jù)傳送的速率是傳送的速率是120120字符字符/s/s，而每一個字符字符格式為，而每一個字符字符格式為10b10b，則傳送的波特率為，則傳送的波特率為 1010120=1200b/s=1200 Baud120=1200b/s=1200 Baud 每一位的傳送時間為波特率的倒數(shù)：每一位

31、的傳送時間為波特率的倒數(shù)： 波特率也是衡量傳輸通道頻寬的指標(biāo)。波特率也是衡量傳輸通道頻寬的指標(biāo)。 100/1 0/1 0/1 0/1 0/1 0/1 0/1 0/1111100/1 0/1 起始位下一個字符起始位7位數(shù)據(jù)奇偶校驗停止位第n個字符空閑位第(n+1)個字符低位高位下降邊指出下一個字符的開始一位時間取決于波特率MARK(a)0/1 0/1100/1 0/1 0/1 0/1 0/1 0/1 0/1 0/1100/1 0/1 0/1 0/1起始位7位數(shù)據(jù)奇偶校驗停止位第n個字符第(n+1)個字符低位高位下降邊指出下一個字符的開始奇偶校驗停止位第(n1)個字符7位數(shù)據(jù)(b)圖6.7 異 步

32、通 信字 符格 式2) 2) 同步傳送同步傳送 在異步傳送中，每一個字符要用起始位和停止位作為字符開始和結(jié)束的標(biāo)在異步傳送中，每一個字符要用起始位和停止位作為字符開始和結(jié)束的標(biāo)志，占用了時間，所以，在數(shù)據(jù)塊傳送時，為了提高速度，就去掉這些標(biāo)志，志，占用了時間，所以，在數(shù)據(jù)塊傳送時，為了提高速度，就去掉這些標(biāo)志，采用同步傳送的方式。此方式在數(shù)據(jù)塊開始處要用同步字符來指示，如圖所示。采用同步傳送的方式。此方式在數(shù)據(jù)塊開始處要用同步字符來指示，如圖所示。 發(fā)送設(shè)備在發(fā)送的數(shù)據(jù)前面要先發(fā)送同步字符，接收設(shè)備在收發(fā)送設(shè)備在發(fā)送的數(shù)據(jù)前面要先發(fā)送同步字符，接收設(shè)備在收到同步字符后就以與發(fā)送設(shè)備相同的時鐘來

33、接收數(shù)據(jù)塊，從而達(dá)到同步字符后就以與發(fā)送設(shè)備相同的時鐘來接收數(shù)據(jù)塊，從而達(dá)到快速數(shù)據(jù)傳送的目的。到快速數(shù)據(jù)傳送的目的。 同步傳送的速度高于異步傳送速度，可達(dá)上兆波特。但它要求同步傳送的速度高于異步傳送速度，可達(dá)上兆波特。但它要求用時鐘來實現(xiàn)發(fā)送端與接收端之間的同步，故而硬件結(jié)構(gòu)復(fù)雜。用時鐘來實現(xiàn)發(fā)送端與接收端之間的同步，故而硬件結(jié)構(gòu)復(fù)雜。（4 4） 串行傳送中的幾個問題串行傳送中的幾個問題 1) 數(shù)據(jù)傳送方向數(shù)據(jù)傳送方向 半雙工（半雙工（Half Duplex） 如圖所示，每次只能有一個站發(fā)送，即如圖所示，每次只能有一個站發(fā)送，即只能是由只能是由A發(fā)送到發(fā)送到B，或是由，或是由B發(fā)送到發(fā)送到A

34、，不能，不能A和和B同時發(fā)送。同時發(fā)送。 完全雙工（完全雙工（Full Duplex） 如圖所示。兩個站可同時發(fā)送和接收。如圖所示。兩個站可同時發(fā)送和接收。2) 信號的調(diào)制和解調(diào)信號的調(diào)制和解調(diào)計算機CRT圖6.11 通信信號示意303000放大倍數(shù)Kf/Hz圖6.12 電話線的頻帶圖計算機電話線圖6.13 數(shù)字信號通過電話線傳送產(chǎn)生的畸變 所以，要用調(diào)制器（所以，要用調(diào)制器（Modulator）把數(shù)字信號轉(zhuǎn)換為模擬信號進(jìn)行傳送；）把數(shù)字信號轉(zhuǎn)換為模擬信號進(jìn)行傳送；接收時用解調(diào)器（接收時用解調(diào)器（Demodulator）檢測此模擬信號，再把它轉(zhuǎn)換成數(shù)字信）檢測此模擬信號，再把它轉(zhuǎn)換成數(shù)字信號，

35、如圖所示。號，如圖所示。 計 算 機MODEM11 0 1 0 1 0 1 0010MODEM1 0 1 0 1 0 1 0CRT數(shù) 字 信號模 擬 信號數(shù) 字 信號兩 線 電話 線圖 6.14 調(diào) 制與 解調(diào) 示意 圖頻 率 1頻 率 2D ATA輸 出（ FSK ）0 1 0 1 0 0 1 0+010圖 6.15 F S K 調(diào) 制 法 原 理 圖FSK（Frequency Shift Keying）是一種常用的調(diào)制方法：它把數(shù)字信號的）是一種常用的調(diào)制方法：它把數(shù)字信號的“1”與與“0”調(diào)制成不同頻率（易于鑒別）的模擬信號，其原理如圖所示。調(diào)制成不同頻率（易于鑒別）的模擬信號，其原理如

36、圖所示。 兩個不同頻率的模擬信號，分別由電子開關(guān)控制，在運算放大器的輸入端兩個不同頻率的模擬信號，分別由電子開關(guān)控制，在運算放大器的輸入端相加，而電子開關(guān)由要傳輸?shù)臄?shù)字信號（即數(shù)據(jù)）控制。當(dāng)信號為相加，而電子開關(guān)由要傳輸?shù)臄?shù)字信號（即數(shù)據(jù)）控制。當(dāng)信號為“1”時，控時，控制上面的電子開關(guān)導(dǎo)通，送出一串頻率較高的模擬信號；當(dāng)信號為制上面的電子開關(guān)導(dǎo)通，送出一串頻率較高的模擬信號；當(dāng)信號為“0”時，控時，控制下面的電子開關(guān)導(dǎo)通，送出一串頻率較低的模擬信號，于是在運算放大器的制下面的電子開關(guān)導(dǎo)通，送出一串頻率較低的模擬信號，于是在運算放大器的輸出端，就得到了調(diào)制后的信號。輸出端，就得到了調(diào)制后的信號

37、。4 4Intel 8251AIntel 8251A可編程通信接口可編程通信接口（1 1） 基本性能基本性能 可用于同步或異步傳送?？捎糜谕交虍惒絺魉?。 同步傳送，同步傳送，5 58b8b字符，內(nèi)部或外部字符同步化，自動插入同步字符。字符，內(nèi)部或外部字符同步化，自動插入同步字符。 異步傳送，異步傳送，5 58b8b字符，時鐘速率為通信波特率的字符，時鐘速率為通信波特率的1 1、1616或或6464倍。倍。 可產(chǎn)生中止字符，可產(chǎn)生可產(chǎn)生中止字符，可產(chǎn)生1 1、或、或2b2b的停止位。可檢查假啟動位。自動檢測的停止位?？蓹z查假啟動位。自動檢測和處理中止字符。和處理中止字符。 波特率，波特率， D

38、CDC（異步）；（異步）； DCDC64Kb64Kb（同步）。（同步）。 完全雙工，雙緩沖器發(fā)送和接收器。完全雙工，雙緩沖器發(fā)送和接收器。 誤差檢測，具有奇偶、溢出和幀錯誤等檢測電路。誤差檢測，具有奇偶、溢出和幀錯誤等檢測電路。（2 2） 82518251的結(jié)構(gòu)的結(jié)構(gòu) 8251的結(jié)構(gòu)如圖的方框圖所示。整個的結(jié)構(gòu)如圖的方框圖所示。整個8251可以分成五個主要部分：接收器、可以分成五個主要部分：接收器、發(fā)送器、調(diào)制控制、讀寫發(fā)送器、調(diào)制控制、讀寫/控制以及控制以及I/O緩沖器。而緩沖器。而I/O緩沖器由狀態(tài)緩沖器、發(fā)緩沖器由狀態(tài)緩沖器、發(fā)送數(shù)據(jù)送數(shù)據(jù)/命令緩沖器和接收數(shù)據(jù)緩沖器三部分組成。命令緩沖

39、器和接收數(shù)據(jù)緩沖器三部分組成。8251的內(nèi)部由內(nèi)部數(shù)據(jù)總線的內(nèi)部由內(nèi)部數(shù)據(jù)總線實現(xiàn)相互之間的通信。實現(xiàn)相互之間的通信。 1) 1) 接收器接收器 接收器接收由接收器接收由RxD腳輸入的串行數(shù)據(jù)，并按規(guī)定的格式把它轉(zhuǎn)換為并行數(shù)據(jù)，腳輸入的串行數(shù)據(jù)，并按規(guī)定的格式把它轉(zhuǎn)換為并行數(shù)據(jù)，存放在接收數(shù)據(jù)緩沖器中。存放在接收數(shù)據(jù)緩沖器中。 2) 2) 發(fā)送器發(fā)送器 發(fā)送器接收發(fā)送器接收CPU送來的并行數(shù)據(jù)，將它加上起始位、奇偶校驗位和停止位，送來的并行數(shù)據(jù)，將它加上起始位、奇偶校驗位和停止位，然后由然后由TxD腳發(fā)送。腳發(fā)送。發(fā)送數(shù)據(jù) /命令緩沖器外部數(shù)據(jù)總線狀態(tài)緩沖器讀/寫控制邏輯RESETCLKRDW

40、RCS發(fā)送器（P S）發(fā)送（控制）TXDTXPDYTXETXC調(diào)制控制接收（控制）接收器（S P）RXRDYSYN DEETRXCRXDDTRDSRRTSCTS接收數(shù)據(jù)緩沖器圖6.16 8251的方框圖終止或空閑位起始位第一數(shù)據(jù)位第二數(shù)據(jù)位第三數(shù)據(jù)位第四數(shù)據(jù)位第五數(shù)據(jù)位第六數(shù)據(jù)位第七數(shù)據(jù)位第八數(shù)據(jù)位奇偶校驗位終止位100/10/10/10/10/10/10/10/10/11一個字符8Tc到9Tc16Tc1016Tc916Tc816Tc716Tc616Tc516Tc416Tc316Tc=48Tc32Tc圖6.17 8259接收數(shù)據(jù)定時方式5 5并行數(shù)據(jù)接口并行數(shù)據(jù)接口 通常并行數(shù)據(jù)接口應(yīng)具有以下

41、功能：通常并行數(shù)據(jù)接口應(yīng)具有以下功能： 有兩個或兩個以上的具有輸入和輸出數(shù)據(jù)的緩沖器或鎖存器的數(shù)據(jù)端口，有兩個或兩個以上的具有輸入和輸出數(shù)據(jù)的緩沖器或鎖存器的數(shù)據(jù)端口，可以和可以和CPUCPU的數(shù)據(jù)總線相連接。的數(shù)據(jù)總線相連接。 每個數(shù)據(jù)端口都有與每個數(shù)據(jù)端口都有與CPUCPU用應(yīng)答方式交換數(shù)據(jù)所需的狀態(tài)信號和控制信號。用應(yīng)答方式交換數(shù)據(jù)所需的狀態(tài)信號和控制信號。具有保存控制字的控制寄存器。具有保存控制字的控制寄存器。CPUCPU可通過用戶程序?qū)⒖刂谱炙偷娇刂萍拇嫫鳎赏ㄟ^用戶程序?qū)⒖刂谱炙偷娇刂萍拇嫫?，命令外圍設(shè)備執(zhí)行不同的功能。命令外圍設(shè)備執(zhí)行不同的功能。 具有控制外圍設(shè)備的控制和定時信號

42、。具有控制外圍設(shè)備的控制和定時信號。數(shù)據(jù)緩沖器1方向寄存器控制控制緩沖器方向寄存器多路轉(zhuǎn)換器數(shù)據(jù)緩沖器2方向寄存器控制設(shè)備選擇控制邏輯緩沖讀/寫中斷控制總線CPU數(shù)據(jù)總線地址總線去 I/O 設(shè)備控制信號I/OI/O圖6.18 典型PIO簡化框圖（1 1） 數(shù)據(jù)緩沖器數(shù)據(jù)緩沖器 數(shù)據(jù)緩沖器可以有兩個或多個。它們既可以作為輸入數(shù)據(jù)寄存器，也可以作為數(shù)據(jù)緩沖器可以有兩個或多個。它們既可以作為輸入數(shù)據(jù)寄存器，也可以作為輸出數(shù)據(jù)寄存器，這由方向寄存器來控制。每個數(shù)據(jù)緩沖器，可以接到由多條傳輸出數(shù)據(jù)寄存器，這由方向寄存器來控制。每個數(shù)據(jù)緩沖器，可以接到由多條傳輸線組成的雙向數(shù)據(jù)總線上去，在微型機中，通常把

43、一個數(shù)據(jù)緩沖器稱為一個端輸線組成的雙向數(shù)據(jù)總線上去，在微型機中，通常把一個數(shù)據(jù)緩沖器稱為一個端口。口。（2 2）控制緩沖器）控制緩沖器 控制緩沖器用來作為存放控制字的控制寄存器，并且決定外圍設(shè)備的工作方式?？刂凭彌_器用來作為存放控制字的控制寄存器，并且決定外圍設(shè)備的工作方式。（3 3）多路轉(zhuǎn)換器）多路轉(zhuǎn)換器 多路轉(zhuǎn)換器實際上是一個多路開關(guān)，通過多路轉(zhuǎn)換器，兩個或多個數(shù)據(jù)緩沖器多路轉(zhuǎn)換器實際上是一個多路開關(guān)，通過多路轉(zhuǎn)換器，兩個或多個數(shù)據(jù)緩沖器的數(shù)據(jù)可轉(zhuǎn)接到的數(shù)據(jù)可轉(zhuǎn)接到CPUCPU的數(shù)據(jù)總線上去。的數(shù)據(jù)總線上去。（4 4）控制邏輯）控制邏輯 控制邏輯用來發(fā)出和接收各種控制信號，其中包括外圍設(shè)備

44、的工作狀態(tài)信號。控制邏輯用來發(fā)出和接收各種控制信號，其中包括外圍設(shè)備的工作狀態(tài)信號。6.2 6.2 總線的控制與通信總線的控制與通信 總線的控制總線的控制 控制方式可以分成集中式和分散式兩類?？偩€控制邏輯基本集中控制方式可以分成集中式和分散式兩類?？偩€控制邏輯基本集中在一處的，稱為集中式總線控制?？偩€控制邏輯分散在總線各部件在一處的，稱為集中式總線控制。總線控制邏輯分散在總線各部件中的，稱為分散式總線控制。集中式控制是三總線、雙總線和單總中的，稱為分散式總線控制。集中式控制是三總線、雙總線和單總線結(jié)構(gòu)機器中主要采用的方式，它主要有以下三種控制方式：鏈線結(jié)構(gòu)機器中主要采用的方式，它主要有以下三種

45、控制方式：鏈?zhǔn)讲樵兎绞剑挥嫈?shù)器定時查詢方式；獨立請求方式。式查詢方式；計數(shù)器定時查詢方式；獨立請求方式。1 1 鏈?zhǔn)讲樵兎绞芥準(zhǔn)讲樵兎绞?鏈?zhǔn)讲樵兎绞饺鐖D鏈?zhǔn)讲樵兎绞饺鐖D6.19(a)6.19(a)所示。圖中所示的總線控制部件在單總線系統(tǒng)和所示。圖中所示的總線控制部件在單總線系統(tǒng)和雙總線系統(tǒng)中常常是雙總線系統(tǒng)中常常是CPU CPU 的一部分。在三總線系統(tǒng)的的一部分。在三總線系統(tǒng)的I/OI/O總線中，它是通道的一總線中，它是通道的一部分。部分。 鏈?zhǔn)讲樵兎绞?，除一般?shù)據(jù)總線鏈?zhǔn)讲樵兎绞剑话銛?shù)據(jù)總線D D和地址總線和地址總線A A外，主要有三根控制線：外，主要有三根控制線： BSBS（忙）（忙

46、） 該線有效，表示總線正被某外設(shè)使用。該線有效，表示總線正被某外設(shè)使用。 BRBR（總線請求）（總線請求） 該線有效，表示至少有一個外設(shè)要求使用總線。該線有效，表示至少有一個外設(shè)要求使用總線。 BGBG（總線同意）（總線同意） 該線有效，表示總線控制部件響應(yīng)總線請求（該線有效，表示總線控制部件響應(yīng)總線請求（BRBR）。）?？偩€控制部 件BSBR設(shè)備接口0設(shè)備接口1設(shè)備接口nDABG(a)總線控制部 件BSBR設(shè)備接口0設(shè)備接口1設(shè)備接口nDA設(shè)備地址計數(shù)器(b)總線控制部 件BG0BR0設(shè)備接口0設(shè)備接口1設(shè)備接口nBG1BR1BGnBRn(c)圖6.19 集中式總線控制方式(a) 鏈?zhǔn)讲樵兎?/p>

47、式；(b) 計數(shù)器定時查詢方式；(c) 獨立請求方式 鏈?zhǔn)讲樵兎绞降闹饕卣魇强偩€同意信號鏈?zhǔn)讲樵兎绞降闹饕卣魇强偩€同意信號BG的傳送方式：串行地從一個的傳送方式：串行地從一個I/O接口送到下一個接口送到下一個I/O接口。假如接口。假如BG到達(dá)的接口無總線請求，則繼續(xù)往下傳；假如到達(dá)的接口無總線請求，則繼續(xù)往下傳；假如BG到達(dá)的總線接口有總線請求，到達(dá)的總線接口有總線請求，BG信號便不再往下傳。這意味著，該信號便不再往下傳。這意味著，該I/O接口接口就獲得了總線控制權(quán)。就獲得了總線控制權(quán)。 在查詢鏈中離總線控制器最近的設(shè)備具有最高優(yōu)先權(quán)，離總線越遠(yuǎn)，優(yōu)先權(quán)在查詢鏈中離總線控制器最近的設(shè)備具有

48、最高優(yōu)先權(quán)，離總線越遠(yuǎn)，優(yōu)先權(quán)越低。越低。 鏈?zhǔn)讲樵兎绞降膬?yōu)點是，只用很少幾根線就能按一定優(yōu)先次序?qū)崿F(xiàn)總線控鏈?zhǔn)讲樵兎绞降膬?yōu)點是，只用很少幾根線就能按一定優(yōu)先次序?qū)崿F(xiàn)總線控制，并且這種鏈?zhǔn)浇Y(jié)構(gòu)很容易擴(kuò)充設(shè)備。制，并且這種鏈?zhǔn)浇Y(jié)構(gòu)很容易擴(kuò)充設(shè)備。 鏈?zhǔn)讲樵兎绞降娜秉c是對詢問鏈的電路故障很敏感，鏈?zhǔn)讲樵兎绞降娜秉c是對詢問鏈的電路故障很敏感，2 2 計數(shù)器定時查詢方式計數(shù)器定時查詢方式 計數(shù)器定時查詢方式（又稱為計數(shù)查詢）原理如圖計數(shù)器定時查詢方式（又稱為計數(shù)查詢）原理如圖6.19(b)所所示?？偩€上的任一設(shè)備要求使用總線時，通過示?？偩€上的任一設(shè)備要求使用總線時，通過BR線發(fā)出總線請線發(fā)出總線請求

49、?？偩€控制器接到請求信號以后，在求。總線控制器接到請求信號以后，在BS線為線為“0”的情況下讓的情況下讓計數(shù)器開始計數(shù)，計數(shù)值通過一組地址線發(fā)向各設(shè)備。每個設(shè)備計數(shù)器開始計數(shù)，計數(shù)值通過一組地址線發(fā)向各設(shè)備。每個設(shè)備接口都有一個設(shè)備地址判別電路，當(dāng)?shù)刂肪€上的計數(shù)值與請求總接口都有一個設(shè)備地址判別電路，當(dāng)?shù)刂肪€上的計數(shù)值與請求總線的設(shè)備的相一致時，該設(shè)備置線的設(shè)備的相一致時，該設(shè)備置BS線為線為“1”，獲得總線使用權(quán)，獲得總線使用權(quán)，此時中止計數(shù)查詢。此時中止計數(shù)查詢。3 3 獨立請求方式獨立請求方式 獨立請求方式原理如圖獨立請求方式原理如圖6.19(c)所示。在獨立請求方式中，每所示。在獨立請

50、求方式中，每一個共享總線的設(shè)備均有一對總線請求線一個共享總線的設(shè)備均有一對總線請求線BRi和總線同意線和總線同意線BGi。當(dāng)設(shè)備要求使用總線時，便發(fā)出該設(shè)備的請求信號?？偩€控制部當(dāng)設(shè)備要求使用總線時，便發(fā)出該設(shè)備的請求信號?？偩€控制部件中一般有一個排隊電路，根據(jù)一定的優(yōu)先次序決定首先響應(yīng)哪件中一般有一個排隊電路，根據(jù)一定的優(yōu)先次序決定首先響應(yīng)哪個設(shè)備的請求，并對該設(shè)備發(fā)出同意信號個設(shè)備的請求，并對該設(shè)備發(fā)出同意信號BGi?？偩€的通信總線的通信 當(dāng)共享總線的部件獲得總線使用權(quán)后，就開始傳送信息，即進(jìn)行通信。通當(dāng)共享總線的部件獲得總線使用權(quán)后，就開始傳送信息，即進(jìn)行通信。通信方式是實現(xiàn)總線控制和數(shù)

51、據(jù)傳送的手段，通常分為同步通信和異步通信兩信方式是實現(xiàn)總線控制和數(shù)據(jù)傳送的手段，通常分為同步通信和異步通信兩種。種。1 1 同步通信同步通信 總線上的部件通過總線進(jìn)行信息傳送時，用一個公共的時鐘信號來實現(xiàn)同總線上的部件通過總線進(jìn)行信息傳送時，用一個公共的時鐘信號來實現(xiàn)同步運行，這種方式稱為同步通信（無應(yīng)答通信）。這個公共的時鐘可以由步運行，這種方式稱為同步通信（無應(yīng)答通信）。這個公共的時鐘可以由CPU總線控制部件發(fā)送到每一個部件（設(shè)備），也可以讓每個部件有各自的時鐘發(fā)總線控制部件發(fā)送到每一個部件（設(shè)備），也可以讓每個部件有各自的時鐘發(fā)生器，然而它們都必須由總線控制部件發(fā)出的時鐘信號進(jìn)行同步。生

52、器，然而它們都必須由總線控制部件發(fā)出的時鐘信號進(jìn)行同步。 由于采用了公共時鐘，每個部件什么時候發(fā)送和接收信息都由統(tǒng)一的時由于采用了公共時鐘，每個部件什么時候發(fā)送和接收信息都由統(tǒng)一的時鐘規(guī)定，因此，同步通信具有較高的傳輸頻率。鐘規(guī)定，因此，同步通信具有較高的傳輸頻率。 同步通信適用于總線長度較短、各部件存取時間比較接近的情況。這是同步通信適用于總線長度較短、各部件存取時間比較接近的情況。這是因為，同步方式對任何兩個設(shè)備之間的通信都給予同樣的時間安排。就總線因為，同步方式對任何兩個設(shè)備之間的通信都給予同樣的時間安排。就總線的長度來講，必須按距離最長的兩個設(shè)備的傳輸延遲來設(shè)計公共時間，但是的長度來講

53、，必須按距離最長的兩個設(shè)備的傳輸延遲來設(shè)計公共時間，但是總線長了勢必降低傳輸頻率。總線長了勢必降低傳輸頻率。 存取時間是指部件接到讀存取時間是指部件接到讀/寫命令，到完成讀出或?qū)懭胍粋€數(shù)據(jù)所需要寫命令，到完成讀出或?qū)懭胍粋€數(shù)據(jù)所需要的時間。同步總線必須按最慢的部件設(shè)計公共時鐘，如果各部件存取時間相的時間。同步總線必須按最慢的部件設(shè)計公共時鐘，如果各部件存取時間相差很大，則會大大損失總線效率。差很大，則會大大損失總線效率。2 2異步通信異步通信 異步通信允許總線上的各部件有各自的時鐘，在部件之間進(jìn)行通信時沒有公異步通信允許總線上的各部件有各自的時鐘，在部件之間進(jìn)行通信時沒有公共的時間標(biāo)準(zhǔn)，而是靠

54、發(fā)送信息時同時發(fā)出本設(shè)備的時間標(biāo)志信號，用共的時間標(biāo)準(zhǔn)，而是靠發(fā)送信息時同時發(fā)出本設(shè)備的時間標(biāo)志信號，用“應(yīng)答方應(yīng)答方式式”來進(jìn)行通信。來進(jìn)行通信。發(fā)送部件將數(shù)據(jù)放在總線上，延遲發(fā)送部件將數(shù)據(jù)放在總線上，延遲t t時間后發(fā)出時間后發(fā)出READYREADY信號，通知對方數(shù)據(jù)已在信號，通知對方數(shù)據(jù)已在總線上。接受部件以總線上。接受部件以READYREADY信號作選通脈沖接收數(shù)據(jù)，并發(fā)出信號作選通脈沖接收數(shù)據(jù)，并發(fā)出ACKACK作回答，表示作回答，表示數(shù)據(jù)已接收。發(fā)送部件收到數(shù)據(jù)已接收。發(fā)送部件收到ACKACK信號后可以撤除數(shù)據(jù)和信號后可以撤除數(shù)據(jù)和READYREADY信號，以便進(jìn)行下信號，以便進(jìn)行

55、下一次傳送。一次傳送。 另一方面，接受部件在收到另一方面，接受部件在收到READYREADY信號下降沿時必須結(jié)束信號下降沿時必須結(jié)束ACKACK信號，這樣信號，這樣在在ACKACK信號結(jié)束以前不會產(chǎn)生下一個信號結(jié)束以前不會產(chǎn)生下一個READYREADY信號，從而保證了數(shù)據(jù)傳輸?shù)目煽啃盘?，從而保證了數(shù)據(jù)傳輸?shù)目煽啃浴Ｔ谶@種全互鎖的雙向通信中，性。在這種全互鎖的雙向通信中，READYREADY信號和信號和ACKACK信號的寬度是依據(jù)傳輸情信號的寬度是依據(jù)傳輸情況的不同而浮動變化的。傳輸距離不同，或者部件的存取速度不同，信號的寬況的不同而浮動變化的。傳輸距離不同，或者部件的存取速度不同，信號的寬度也

56、不同，即度也不同，即“水漲船高水漲船高”式的變化，從而解決了數(shù)據(jù)傳輸中存在的時間同步式的變化，從而解決了數(shù)據(jù)傳輸中存在的時間同步問題。問題。 由于異步通信采用了應(yīng)答式全互鎖方式，因此，它能夠適用于存取周期由于異步通信采用了應(yīng)答式全互鎖方式，因此，它能夠適用于存取周期不同的部件之間的通信，對總線長度也沒有嚴(yán)格的要求。不同的部件之間的通信，對總線長度也沒有嚴(yán)格的要求。6.3 常用總線舉例常用總線舉例 總線結(jié)構(gòu)類型總線結(jié)構(gòu)類型1 1ISA/EISA/MCA/VESAISA/EISA/MCA/VESA總線總線 ISA(Industry Standard Architecture)ISA(Industr

57、y Standard Architecture)是是IBMIBM公司為公司為286/AT286/AT電腦制定的總線工電腦制定的總線工業(yè)標(biāo)準(zhǔn)，也稱為業(yè)標(biāo)準(zhǔn)，也稱為ATAT標(biāo)準(zhǔn)。標(biāo)準(zhǔn)。ISAISA總線的影響非常大，直到現(xiàn)在還有大量總線的影響非常大，直到現(xiàn)在還有大量ISAISA總線設(shè)備總線設(shè)備在使用，大多數(shù)主板也保留了在使用，大多數(shù)主板也保留了ISAISA總線的插槽?？偩€的插槽。 EISA(Extended Industry Standard Architecture)EISA(Extended Industry Standard Architecture)，是，是EISAEISA集團(tuán)集團(tuán)( (由由

58、CompaqCompaq、HPHP、ASTAST等組成等組成) )專為專為32b CPU32b CPU設(shè)計的總線擴(kuò)展工業(yè)標(biāo)準(zhǔn)，它是設(shè)計的總線擴(kuò)展工業(yè)標(biāo)準(zhǔn)，它是ISAISA總線的擴(kuò)展，既總線的擴(kuò)展，既可連接可連接ISAISA設(shè)備，也可連接設(shè)備，也可連接EISAEISA設(shè)備。目前微型機上均保留了設(shè)備。目前微型機上均保留了EISAEISA總線插槽。總線插槽。 MCA (Micro Channel Architecture) MCA (Micro Channel Architecture)是是IBMIBM公司為公司為PS/2PS/2微型機系統(tǒng)開微型機系統(tǒng)開發(fā)的微通道總線結(jié)構(gòu)。發(fā)的微通道總線結(jié)構(gòu)。 VE

59、SA(Video Electronics Standards Association)，是，是VESA組織組織(由由IBM、Compaq等發(fā)起，有等發(fā)起，有120多家公司參加多家公司參加)按按Local Bus(局部總線局部總線)標(biāo)準(zhǔn)設(shè)計的一種開放性總線，但成本較高，只是適用于標(biāo)準(zhǔn)設(shè)計的一種開放性總線，但成本較高，只是適用于486的一種過渡標(biāo)的一種過渡標(biāo)準(zhǔn)，目前已經(jīng)淘汰。準(zhǔn)，目前已經(jīng)淘汰。2PCI總線總線 PCI總線是一種不依附于某個具體處理器的局部總線，從結(jié)構(gòu)上看，總線是一種不依附于某個具體處理器的局部總線，從結(jié)構(gòu)上看，PCI是在是在CPU和原來的系統(tǒng)總線之間插入的一級總線，需要時，具體由一

60、個橋和原來的系統(tǒng)總線之間插入的一級總線，需要時，具體由一個橋接電路來實現(xiàn)對這一層的智能設(shè)備取得總線控制權(quán)，以加速數(shù)據(jù)傳輸管理。接電路來實現(xiàn)對這一層的智能設(shè)備取得總線控制權(quán)，以加速數(shù)據(jù)傳輸管理。3AGP總線總線 Intel公司開發(fā)了公司開發(fā)了AGP(Accelerated Graphics Port， 圖形加速端口圖形加速端口)標(biāo)標(biāo)準(zhǔn)，主要目的就是要大幅提高微型機的圖形尤其是準(zhǔn)，主要目的就是要大幅提高微型機的圖形尤其是3D圖形的處理能力。圖形的處理能力。 由于由于AGP總線將顯示卡同主板芯片組直接相連進(jìn)行點對點傳輸，大幅提總線將顯示卡同主板芯片組直接相連進(jìn)行點對點傳輸，大幅提高了微型機對高了微型

61、機對3D圖形的處理能力，也將原先占用的大量圖形的處理能力，也將原先占用的大量PCI帶寬資源留給了帶寬資源留給了其他其他PCI接口卡。連接在接口卡。連接在AGP總線插槽上的總線插槽上的AGP顯示接口卡，其視頻信號的顯示接口卡，其視頻信號的傳送速率可以從傳送速率可以從PCI總線的總線的133MB/s提高到提高到533MB/s。AGP的工作頻率為，的工作頻率為，是現(xiàn)行是現(xiàn)行PCI總線的二倍，還可以提高到總線的二倍，還可以提高到133MHz或更高，傳送速率則會達(dá)到或更高，傳送速率則會達(dá)到1GB/s以上。以上。AGP的實現(xiàn)依賴兩個方面，一是支持的實現(xiàn)依賴兩個方面，一是支持AGP的芯片組的芯片組/主板，二

62、主板，二是是AGP顯示接口卡。顯示接口卡。 PCI總線的傳輸速度只能達(dá)到總線的傳輸速度只能達(dá)到132MB/s，而，而AGP總線則能達(dá)到總線則能達(dá)到528MB/s，四倍于前者。有了如此快的傳輸速度，自然使圖形顯示（特別是四倍于前者。有了如此快的傳輸速度，自然使圖形顯示（特別是3D圖形）的性圖形）的性能有了極大的提高，從而使微型機在圖形處理方面又向前邁了一大步，也使得讓能有了極大的提高，從而使微型機在圖形處理方面又向前邁了一大步，也使得讓微型機達(dá)到微型機達(dá)到3D圖形工作站性能的夢想成為了現(xiàn)實。圖形工作站性能的夢想成為了現(xiàn)實。標(biāo)準(zhǔn)接口類型標(biāo)準(zhǔn)接口類型1 1IDE/EIDEIDE/EIDE接口接口 I

63、DEIDE的原文是的原文是Integrated Device ElectronicsIntegrated Device Electronics，即集成設(shè)備電子部件。它是，即集成設(shè)備電子部件。它是由由CompaqCompaq公司開發(fā)并由公司開發(fā)并由Western DigitalWestern Digital公司生產(chǎn)的磁盤控制器接口。公司生產(chǎn)的磁盤控制器接口。IDEIDE采用采用了了4040線的單組電纜連接。由于把磁盤控制器集成到驅(qū)動器之中，磁盤接口卡就變線的單組電纜連接。由于把磁盤控制器集成到驅(qū)動器之中，磁盤接口卡就變得十分簡單，現(xiàn)在的微機系統(tǒng)中已不再使用磁盤接口卡，而把磁盤接口電路集成得十分簡

64、單，現(xiàn)在的微機系統(tǒng)中已不再使用磁盤接口卡，而把磁盤接口電路集成到系統(tǒng)主板上，并留有專門的到系統(tǒng)主板上，并留有專門的IDEIDE連接器插口。連接器插口。IDEIDE由于具有多種優(yōu)點，且成本低由于具有多種優(yōu)點，且成本低廉，在個人微機系統(tǒng)中得到了廣泛的應(yīng)用。廉，在個人微機系統(tǒng)中得到了廣泛的應(yīng)用。 增強型增強型IDE (Enhanced IDE)是是Western Digital為取代為取代IDE而開發(fā)的而開發(fā)的磁盤機接口標(biāo)準(zhǔn)。在采用磁盤機接口標(biāo)準(zhǔn)。在采用EIDE接口的微機系統(tǒng)中，接口的微機系統(tǒng)中，EIDE接口已直接集成接口已直接集成在主板上，因此，不必再購買單獨的接口卡。與在主板上，因此，不必再購買

65、單獨的接口卡。與IDE相比，相比，EIDE具有支具有支持大容量硬盤、可連接四臺持大容量硬盤、可連接四臺EIDE設(shè)備、有更高數(shù)據(jù)傳輸速率（以上）等設(shè)備、有更高數(shù)據(jù)傳輸速率（以上）等幾方面的特點。為了支持大容量硬盤，幾方面的特點。為了支持大容量硬盤，EIDE支持三種硬盤工作模式：支持三種硬盤工作模式：NORMAL、LBA和和LARGE模式。模式。2 2Ultra DMA33Ultra DMA33和和Ultra DMA66Ultra DMA66接口接口 在在ATAATA2 2標(biāo)準(zhǔn)推出之后，標(biāo)準(zhǔn)推出之后，SFFCSFFC又推出了又推出了ATAATA3 3標(biāo)準(zhǔn)。標(biāo)準(zhǔn)。ATAATA3 3標(biāo)準(zhǔn)的主要特標(biāo)準(zhǔn)的

66、主要特點是提高了點是提高了ATAATA2 2的安全性和可靠性。的安全性和可靠性。ATAATA3 3本身并沒有定義更高的傳輸模式。本身并沒有定義更高的傳輸模式。此外，此外，ATAATA標(biāo)準(zhǔn)本身只支持硬盤，為此標(biāo)準(zhǔn)本身只支持硬盤，為此SFFCSFFC將推出將推出ATAATA4 4標(biāo)準(zhǔn)，該標(biāo)準(zhǔn)將集成標(biāo)準(zhǔn)，該標(biāo)準(zhǔn)將集成ATAATA3 3和和ATAPIATAPI，并且支持更高的傳輸模式。在，并且支持更高的傳輸模式。在ATAATA4 4標(biāo)準(zhǔn)沒有正式推出之前，標(biāo)準(zhǔn)沒有正式推出之前，作為一個過渡性的標(biāo)準(zhǔn)，作為一個過渡性的標(biāo)準(zhǔn)，QuantumQuantum和和IntelIntel推出了推出了Ultra ATA(Ultra DMA)Ultra ATA(Ultra DMA)標(biāo)準(zhǔn)。標(biāo)準(zhǔn)。Ultra ATAUltra ATA的第一個標(biāo)準(zhǔn)是的第一個標(biāo)準(zhǔn)是Ultra DMA33(Ultra DMA33(簡稱簡稱UDMA33)UDMA33)，也有人把它稱為，也有人把它稱為ATAATA3 3。符合該標(biāo)準(zhǔn)的主板和硬盤早在。符合該標(biāo)準(zhǔn)的主板和硬盤早在19971997年便已經(jīng)投放市場，目前幾乎所有的主年便已經(jīng)投放市場，目前幾