電子設(shè)計競賽培訓數(shù)字電路.ppt

《電子設(shè)計競賽培訓數(shù)字電路.ppt》由會員分享，可在線閱讀，更多相關(guān)《電子設(shè)計競賽培訓數(shù)字電路.ppt（82頁珍藏版）》請在裝配圖網(wǎng)上搜索。

電子設(shè)計競賽培訓數(shù)字電路,黃正華2013年8月,1.組合邏輯電路2.鎖存器與觸發(fā)器3.時序邏輯電路4.脈沖波形的變換與產(chǎn)生5.EDA設(shè)計,一、組合電路的特點,=F0（I0、I1…,In-1）,=F1（I0、I1…,In-1）,=F1（I0、I1…,In-1）,1.邏輯功能特點,電路在任何時刻的輸出狀態(tài)只取決于該時刻的輸入狀態(tài)，而與原來的狀態(tài)無關(guān)。,2.電路結(jié)構(gòu)特點,(1)輸出、輸入之間沒有反饋延遲電路,(2)不包含記憶性元件(觸發(fā)器)，僅由門電路構(gòu)成,1.組合邏輯電路,二、組合電路邏輯功能表示方法,真值表，卡諾圖，邏輯表達式，時間圖(波形圖),三、組合電路分類,1.按邏輯功能不同：,加法器比較器編碼器譯碼器數(shù)據(jù)選擇器和分配器只讀存儲器,2.按開關(guān)元件不同：,CMOSTTL,3.按集成度不同：,SSIMSILSIVLSI,典型組合邏輯集成電路真值表，功能表編碼器：2n→n普通編碼器/優(yōu)先編碼器使能端CD4532：8－3線優(yōu)先編碼器譯碼器/數(shù)據(jù)分配器：n→2n譯碼器擴展：正確設(shè)置使能端邏輯函數(shù)用譯碼器實現(xiàn)：譯碼器輸出端為輸入函數(shù)最小項74X138：2－4線譯碼器74X139：3－8線譯碼器,數(shù)據(jù)選擇器MUX地址選擇端－n、輸入數(shù)據(jù)源端－2n，輸出端－單/互補數(shù)據(jù)選擇器擴展邏輯函數(shù)發(fā)生器：類似譯碼器數(shù)據(jù)選擇器輸出端為地址選擇端最小項與各輸入數(shù)據(jù)源端乘積之和74HC151：地址選擇端－3、數(shù)據(jù)源端－8數(shù)值比較器3個輸出端：FA>B，F(xiàn)AM）進位控制,4.脈沖波形的變換與產(chǎn)生,1.單穩(wěn)態(tài)觸發(fā)器特點①單穩(wěn)態(tài)觸發(fā)器只有一個穩(wěn)態(tài)，還有一個暫穩(wěn)態(tài)，在沒有觸發(fā)信號作用時處于穩(wěn)定狀態(tài)②在外來觸發(fā)信號作用下，電路由穩(wěn)態(tài)翻轉(zhuǎn)到暫穩(wěn)態(tài)③暫穩(wěn)態(tài)維持一定時間后，電路自動回到穩(wěn)態(tài)，暫穩(wěn)態(tài)維持一定時間的長短，取決于電路本身的RC參數(shù)波形圖：輸出脈沖寬度tw≈0.7RC74121：不可重復觸發(fā)單穩(wěn)態(tài)觸發(fā)器MC14528：可重復觸發(fā)單穩(wěn)態(tài)觸發(fā)器應用：定時、延時、噪聲消除,2.施密特觸發(fā)器特點施密特觸發(fā)器屬于電平觸發(fā)器件，當輸入信號達到某一定電壓值時，輸出電壓會發(fā)生突變閾值電壓正向閾值電壓(VT+)：輸入信號增加負向閾值電壓(VT-)：輸入信號減少回差電壓△V＝VT+－VT-兩種輸出形式：同相輸出和反相輸出工作波形、傳輸特性門電路構(gòu)成施密特觸發(fā)器VT+、VT-、△VCD40106：集成施密特觸發(fā)器,3.多諧振蕩器特點多諧振蕩器又稱矩形波發(fā)生器，無穩(wěn)定狀態(tài)，有兩個暫穩(wěn)態(tài)，電路一旦起振，兩個暫穩(wěn)態(tài)就交替變化，不停地輸出矩形脈沖信號?；窘M成：開關(guān)器件，RC門電路構(gòu)成多諧振蕩器t≈1.4RC施密特觸發(fā)器構(gòu)成多諧振蕩器,3.555定時器構(gòu)成：分壓器、電壓比較器、SR鎖存器、放電三極管、緩沖器各引腳與電路對應關(guān)系應用施密特觸發(fā)器單穩(wěn)態(tài)觸發(fā)器多諧振蕩器,,,5.EDA設(shè)計,,2、編碼器設(shè)計一個8輸入優(yōu)先級編碼器，y0級別最低，y7級別最高；輸出為3位編碼。,,3、譯碼器譯碼器是編碼器的逆過程。如3-8譯碼器：,,譯碼輸出低有效,4、加法器帶進位的4位加法器符號如下：,方法1：用for–loop語句實現(xiàn),方法2：直接使用加法“+”函數(shù)：,,加法器仿真結(jié)果：,5、多路選擇器前面用if語句、case語句、條件賦值語句、選擇賦值語句分別描述過4選1選擇器。6、三態(tài)門及總線緩沖器VHDL語言通過指定大寫的Z值表示高阻狀態(tài)a:std_logic;a_bus:std_logic_vector(7downto0);指定高阻狀態(tài)如下：a<=‘Z’;a_bus<=“ZZZZZZZZ”;,1）三態(tài)門電路描述,,三態(tài)門仿真結(jié)果：,,2）單向總線緩沖器,,3）雙向總線緩沖器,二、常用時序電路設(shè)計1、觸發(fā)器（Flip_Flop）1）D觸發(fā)器,異步置位/復位D觸發(fā)器,同步復位D觸發(fā)器,,比較：異步置位的鎖存器（Latch）,,2、寄存器8位串行輸入、串行輸出移位寄存器：,8位移位寄存器描述（結(jié)構(gòu)描述）,8位移位寄存器直接用信號連接描述,,移位寄存器仿真結(jié)果：,,帶允許端的十二進制計數(shù)器,,,可逆計數(shù)器（加減計數(shù)器）,,可逆計數(shù)器仿真結(jié)果：,例：六十進制（分、秒）計數(shù)器,,,,60進制計數(shù)器仿真結(jié)果：,,例：由8個觸發(fā)器構(gòu)成的行波計數(shù)器：,,基本元件dffr的描述：,,采用元件例化描述8位行波計數(shù)器:,,8位行波計數(shù)器仿真結(jié)果：,摩爾狀態(tài)機的VHDL設(shè)計,摩爾型狀態(tài)機的輸出僅與當前狀態(tài)有關(guān),次態(tài)邏輯,狀態(tài)寄存器,次態(tài)邏輯,,,,,,,,,復位信號,時鐘信號,輸入,,次態(tài),當前狀態(tài),輸出,摩爾型狀態(tài)機真值表：,米勒狀態(tài)機的VHDL設(shè)計,米勒型狀態(tài)機的輸出不僅是當前狀態(tài)的函數(shù)，也是輸入信號的函數(shù)。,次態(tài)邏輯,狀態(tài)寄存器,次態(tài)邏輯,,,,,,,,,復位信號,時鐘信號,輸入,,次態(tài),當前狀態(tài),輸出,,,,米勒型狀態(tài)機真值表：,