中山大學(xué)數(shù)字電路與邏輯設(shè)計(jì)實(shí)驗(yàn)報(bào)告.doc

《中山大學(xué)數(shù)字電路與邏輯設(shè)計(jì)實(shí)驗(yàn)報(bào)告.doc》由會(huì)員分享，可在線閱讀，更多相關(guān)《中山大學(xué)數(shù)字電路與邏輯設(shè)計(jì)實(shí)驗(yàn)報(bào)告.doc（10頁(yè)珍藏版）》請(qǐng)?jiān)谘b配圖網(wǎng)上搜索。

中山大學(xué)數(shù)字電路與邏輯設(shè)計(jì)實(shí)驗(yàn)報(bào)告 院系 信息科學(xué)與技術(shù)學(xué)院 學(xué)號(hào) 專業(yè) 計(jì)算機(jī)科學(xué)類 實(shí)驗(yàn)人 3、實(shí)驗(yàn)題目：AU(Arithmetic Unit,算術(shù)單元）設(shè)計(jì)。 實(shí)驗(yàn)內(nèi)容： 設(shè)計(jì)一個(gè)半加半減器，輸入為 S、A、B,其中S為功能選擇口。當(dāng)S=0時(shí)，輸出A+B及進(jìn)位；當(dāng)S=1時(shí)，輸出A-B及借位。 S 輸入1 輸入2 輸出Y 進(jìn)/借位Cn 0 A B A+B 進(jìn)位 1 A B A-B 借位 利用三種方法實(shí)現(xiàn)。 （1） 利用卡諾圖簡(jiǎn)化后只使用門電路實(shí)現(xiàn)。 （2） 使用74LS138實(shí)現(xiàn)。 （3） 使用74LS151實(shí)現(xiàn)，可分兩次單獨(dú)記錄和/差結(jié)果、進(jìn)位借位結(jié)果或使用兩塊74LS151實(shí)現(xiàn)。 實(shí)驗(yàn)分析： 真值表 S A B Y Cn 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 0 0 1 0 1 1 1 1 1 0 1 0 1 1 1 0 0 卡諾圖： S AB 0 1 通過(guò)卡諾圖可得：Y=B+A 0 0 1 1 0 0 1 1 00 01 11 10 S AB 0 1 0 0 0 1 1 0 0 0 00 Cn=AB+BS 01 =(A+S)B 11 10 實(shí)驗(yàn)設(shè)計(jì)： （1） 利用門電路實(shí)現(xiàn)。 ①利用74LS197的八進(jìn)制輸出端Q1、Q2、Q3作為B、A、S的輸入。 ②用異或門74LS86實(shí)現(xiàn)輸出Y. ③用74LS86實(shí)現(xiàn)A⊕B，再用74LS08與B實(shí)現(xiàn)與門。 （2） 利用74LS138實(shí)現(xiàn) ①將74LS197的Q3、Q2、Q1作為74LS138的S2、S1、S0輸入，G2A、G2B接低電平，G1接高電平。 ②將74LS138的Y1、Y5、Y2、Y6利用74LS20實(shí)現(xiàn)與非門作為輸出Y。 ③ 將74LS138的Y3、Y5利用74LS00實(shí)現(xiàn)與非門作為輸出Cn。 （3） 利用74LS151實(shí)現(xiàn) 將74LS197的Q3、Q2、Q1作為74LS151的S2、S1、S0輸入，D1、D2、D5、D6接高電平，D0、D3、D4、D7接低電平。Z即為輸出Y、將D3、D5接高電平，其他接低電平。Z即為輸出Dn。 實(shí)驗(yàn)過(guò)程及出現(xiàn)的問(wèn)題： 按如圖所示接好電路 問(wèn)題：由于實(shí)驗(yàn)電路箱中74LS86和74LS08不能同時(shí)工作，所以改用兩次74LS00來(lái)實(shí)現(xiàn)與門。 實(shí)驗(yàn)結(jié)果： 如圖為第一種方式實(shí)現(xiàn)的示波器顯示結(jié)果。 D8為時(shí)鐘CP1，D9、D10、D11分別為S、A、B,D13，D14為Y，Cn。 4、 實(shí)驗(yàn)題目：ALU（Arithmetic&Logic Unit，算術(shù)邏輯單元） 實(shí)驗(yàn)內(nèi)容：用proteus設(shè)計(jì)一個(gè)六輸入二輸出的ALU. 控制端：S2、S1、S0決定ALU的8種功能，其中指定6種功能為與、或、非、異或、全加、全減，剩余功能自由擬定。 數(shù)據(jù)輸入端：當(dāng)ALU進(jìn)行全加（全減）運(yùn)算時(shí)，三個(gè)數(shù)據(jù)輸入端分別為被加數(shù)（被減數(shù)）、加數(shù)（減數(shù)），進(jìn)位（借位）。當(dāng)ALU進(jìn)行全加（全減）運(yùn)算時(shí)，兩個(gè)輸出端分別為和（差）、進(jìn)位（借位）。當(dāng)ALU進(jìn)行邏輯運(yùn)算時(shí)，兩個(gè)輸出端為邏輯運(yùn)算的結(jié)果和結(jié)果的取反。 實(shí)驗(yàn)設(shè)計(jì)： 控制端 功能 S2 S1 S0 0 0 0 與 0 0 1 或 0 1 0 A非 0 1 1 B非 1 0 0 異或 1 0 1 全加 1 1 0 全減 1 1 1 清零 用兩個(gè)74LS197實(shí)現(xiàn)六位數(shù)輸入，用兩個(gè)74LS151作為數(shù)據(jù)選擇器輸出，其中一個(gè)74LS197的八進(jìn)制輸出端作為74LS151的地址輸入端，另一個(gè)74LS197的八進(jìn)制輸出端進(jìn)行邏輯門運(yùn)算作為D0~D8的輸出。 全加，全減的真值表 A（被加數(shù)） B（加數(shù)） C（進(jìn)位） Y1(和） Y2（進(jìn)位） 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 Y1=A⊕(B⊕C) Y2=AB+(A⊕B)C A（被減數(shù)） B（減數(shù)） C（借位） Y1（差） Y2(借位） 0 0 0 0 0 0 0 1 1 1 0 1 0 1 1 0 1 1 0 1 1 0 0 1 0 1 0 1 0 0 1 1 0 0 0 1 1 1 1 1 Y1=A⊕(B⊕C) Y2=(B⊕C)+BC; 實(shí)驗(yàn)過(guò)程及出現(xiàn)的問(wèn)題： ①由于proteus沒(méi)有74LS151，故用74HC151代替。 ②考慮到用門電路實(shí)現(xiàn)全加，全減所需原件過(guò)多，故用74LS138實(shí)現(xiàn)全加，用74LS153實(shí)現(xiàn)全減。 由真值表得 ③，按照設(shè)計(jì)在proteus上實(shí)現(xiàn)ALU. 如圖 ④運(yùn)行仿真 實(shí)驗(yàn)結(jié)果： 其中A0為時(shí)鐘cp0，A1~A6為六個(gè)輸入，A8，A9為兩個(gè)輸出。 實(shí)驗(yàn)總結(jié)與設(shè)計(jì)體會(huì)： 1、 一種功能可以有多種方法實(shí)現(xiàn)，如實(shí)驗(yàn)三可以用邏輯門，可以用74LS138，可以用74LS151實(shí)現(xiàn)，實(shí)驗(yàn)四中全加全減器的實(shí)現(xiàn)也是。最重要的是要找最簡(jiǎn)單的實(shí)現(xiàn)方法，以及分析可行性。 2、 實(shí)驗(yàn)前一定要先分析實(shí)驗(yàn)所需的原件，以及要如何實(shí)現(xiàn)，在實(shí)驗(yàn)過(guò)程中才能對(duì)實(shí)驗(yàn)有清晰的認(rèn)識(shí)，不會(huì)因?yàn)檫B線過(guò)多而導(dǎo)致混亂，如實(shí)驗(yàn)四中所需原件和連線都比較多。 3、 用實(shí)驗(yàn)電路箱和proteus做實(shí)驗(yàn)有很大的區(qū)別，實(shí)驗(yàn)箱的器件較少，所以要利用已有的器件替代沒(méi)有的器件，proteus的原件多，但設(shè)計(jì)時(shí)要學(xué)會(huì)簡(jiǎn)化。