數(shù)電基礎(chǔ)期末考試題.doc

《數(shù)電基礎(chǔ)期末考試題.doc》由會(huì)員分享，可在線閱讀，更多相關(guān)《數(shù)電基礎(chǔ)期末考試題.doc（5頁(yè)珍藏版）》請(qǐng)?jiān)谘b配圖網(wǎng)上搜索。

《數(shù)字電子技術(shù)基礎(chǔ)》期末考試模擬題 一、填空題 1、數(shù)字邏輯電路可分為 和 兩大類(lèi)。 2、三態(tài)邏輯門(mén)輸出有三種狀態(tài)：0態(tài)、1態(tài)和 。 3、基本的邏輯運(yùn)算有 、 和 三種。 4、D觸發(fā)器的功能有 和 ，特性方程為 。 5、D/A轉(zhuǎn)換是指將 信號(hào)轉(zhuǎn)換成 信號(hào)。 6、要構(gòu)成六進(jìn)制計(jì)數(shù)器，至少需要 個(gè)觸發(fā)器，其無(wú)效狀態(tài)有 個(gè)。 7、如果對(duì)90個(gè)符號(hào)進(jìn)行二進(jìn)制編碼，則至少需要 位二進(jìn)制數(shù)。 8、半導(dǎo)體存儲(chǔ)器中ROM是 。 二、選擇題 1、下列最大的數(shù)為　　　　　　　。 A.11001002　　　　B.6316　　　　C.9810　　　　D.100101118421BCD 2、下列門(mén)電路中，不能實(shí)現(xiàn)邏輯非的是 。 A. 與非門(mén) B. 或非門(mén) C.異或門(mén) D.與門(mén) 3、A、B、C是或非門(mén)的輸入，則輸出Y為 。 A． B．?? C．++ D． 4、一片三位二進(jìn)制譯碼器，它的輸出函數(shù)有　　　　　　　。 A．4個(gè)　　　B. 8個(gè)　　　C. 10個(gè)　　D. 16個(gè) 5、四路數(shù)據(jù)分配器，其地址輸入端有 個(gè)。 A.1 B.2 C.3 D.8 6、測(cè)得某門(mén)電路輸入A、B和輸出Y和波形如下圖所示，則Y的表達(dá)式是　　　　。 A．　　　　 B．　　　 C．　 D． 7、基本RS觸發(fā)器如下圖所示，為使觸發(fā)器處于置“0”狀態(tài)，其SD、RD為 。 A. SDRD = 00 B. SDRD = 01 C. SDRD = 10 D. SDRD = 11 8、TTL數(shù)字集成電路芯片電源電壓為 。 A. 3V B. 3.3V C. 5V D. 2-6V 9、同步時(shí)序電路和異步時(shí)序電路比較，其差異在于后者 。 A．沒(méi)有觸發(fā)器 B. 沒(méi)有統(tǒng)一的時(shí)鐘脈沖控制 C. 沒(méi)有穩(wěn)定狀態(tài) D. 輸出只與內(nèi)部狀態(tài)有關(guān) 10、把16384Hz的矩形脈沖通過(guò)分頻得到秒脈沖,則至少需要 級(jí)觸發(fā)器。 A.12 B.13 C.14 D.15 11、當(dāng)把兩個(gè)十進(jìn)制計(jì)數(shù)器級(jí)聯(lián)起來(lái)時(shí)，總模數(shù)為 。 A.10 B.20 C.50 D.100 12、在ADC工作過(guò)程的先后順序應(yīng)該是 。 A. 保持、采樣、編碼、量化 B. 采樣、保持、量化、編碼 C. 編碼、采樣、保持、量化 D. 編碼、量化、保持、采樣 13、EEPROM是指　　　　　　。 A. 可抹可編程只讀存儲(chǔ)器 B. 不可擦除式存儲(chǔ)器 C. 只讀存儲(chǔ)器 D. 電抹可編程只讀存儲(chǔ)器 14、2k ╳ 8位的RAM需要的地址線數(shù)為 。 A. 10條 B. 11條 C. 12條 D. 13條 15、同步時(shí)序電路和異步時(shí)序電路比較，其差異在于后者 。 A．沒(méi)有觸發(fā)器 B. 沒(méi)有統(tǒng)一的時(shí)鐘脈沖控制 C. 沒(méi)有穩(wěn)定狀態(tài) D. 輸出只與內(nèi)部狀態(tài)有關(guān) 三、下圖所示的是雙列直插式封裝（DIP）集成電路74HC02的俯視圖， 1、試標(biāo)出每個(gè)引腳的編號(hào)，試并在相應(yīng)的引腳位置旁標(biāo)明VCC和GND。 2、說(shuō)明該電路的名稱(chēng)。 　 四、畫(huà)卡諾圖化簡(jiǎn)下列邏輯函數(shù)，求最簡(jiǎn)與或式。 1．Y（A，B，C，D）=∑m（0，2，4，5，8，9，10，11，12，13，15） 2．Y（A，B，C，D）=∑m（4，5，7，13）+∑d（6，9，14，15） 五、分析下圖所示邏輯圖的功能。 1、寫(xiě)出與電路圖對(duì)應(yīng)的輸出函數(shù)Y的邏輯表達(dá)式； 2、將函數(shù)Y化為最簡(jiǎn)的與或式； 3、列出真值表。 六、右圖所示的是全加器的邏輯符號(hào)。 1、說(shuō)明各輸入、輸出端的意義； 2、 列出真值表。 七、、試對(duì)應(yīng)CP波形，畫(huà)出Q、A的波形。（設(shè)觸發(fā)器Q的初始狀態(tài)為0） 八、分析下圖所示電路的邏輯功能。 1.寫(xiě)出驅(qū)動(dòng)方程和狀態(tài)方程； 2.列出狀態(tài)表(按Q1Q2 Q3排列)； 3.畫(huà)出狀態(tài)圖。 九、四位二進(jìn)制計(jì)數(shù)器74LS161的功能表如下, 試設(shè)計(jì)按下列狀態(tài)圖工作的計(jì)數(shù)器(可附加必要的門(mén)電路)。 CP CTP CTT 工作狀態(tài) 0 置零 ↑ 1 0 預(yù)置數(shù) 1 1 0 1 保持 1 1 0 保持（但CO=0） ↑ 1 1 1 1 計(jì)數(shù)