微處理器體系結(jié)構(gòu)及關(guān)鍵技術(shù).ppt

《微處理器體系結(jié)構(gòu)及關(guān)鍵技術(shù).ppt》由會(huì)員分享，可在線閱讀，更多相關(guān)《微處理器體系結(jié)構(gòu)及關(guān)鍵技術(shù).ppt（31頁珍藏版）》請(qǐng)?jiān)谘b配圖網(wǎng)上搜索。

1微處理器的功能與構(gòu)成2指令系統(tǒng) 格式 類型 尋址方式 3幾種典型微處理器體系結(jié)構(gòu) 第三章微處理器體系結(jié)構(gòu)及關(guān)鍵技術(shù) CPU簡(jiǎn)化模型 Temp 控制部件 IR ABbuffer DBbuffer PC ALU 3 1CPU功能和構(gòu)成 處理器的基本功能取指令根據(jù)程序計(jì)數(shù)器PC中的值 從存儲(chǔ)器讀出現(xiàn)行指令 送到指令寄存器IR 然后PC自動(dòng)加1指向下一條指令 分析指令 譯碼 解碼 將IR中的指令操作碼譯碼 分析其指令性質(zhì) 如指令要求操作數(shù) 則尋找操作數(shù)地址 執(zhí)行指令取出操作數(shù) 執(zhí)行指令規(guī)定的操作 根據(jù)指令不同還可能寫入操作結(jié)果 協(xié)調(diào)和控制計(jì)算機(jī)各部件 執(zhí)行指令序列 數(shù)據(jù)通路 控制器 CPU 主存儲(chǔ)器 輸入 輸出 處理器基本功能結(jié)構(gòu) 數(shù)據(jù)通路 通用寄存器R累加器ACC程序計(jì)數(shù)器PC指令寄存器IR狀態(tài)標(biāo)志寄存器FR地址寄存器MAR數(shù)據(jù)緩沖器MBRALUALU總線基本的二進(jìn)制算術(shù) 邏輯及移位運(yùn)算 根據(jù)運(yùn)算結(jié)果設(shè)置狀態(tài)標(biāo)志 進(jìn) 借位 溢出等 時(shí)序 控制電平 3 2處理器設(shè)計(jì) 硬件功能 設(shè)計(jì)步驟 生成中央時(shí)鐘信號(hào)生成執(zhí)行基本指令周期所需的控制信號(hào)響應(yīng)中斷或異常事件請(qǐng)求 控制器設(shè)計(jì) 時(shí)序控制部件 脈沖源 分頻邏輯 用以產(chǎn)生各種系統(tǒng)所需的 滿足時(shí)序要求的時(shí)鐘信號(hào) 現(xiàn)代控制器設(shè)計(jì)趨勢(shì) 采用非集中控制模式 I O和M擁有各自的控制器 從而變?yōu)樽灾鞯墓δ懿考?I O和M采用異步控制 按照微控制命令的形成方式 控制器可分為隨機(jī)邏輯和微程序兩種基本類型 隨機(jī)邏輯體系 針對(duì)CPU中控制器邏輯 由硬件邏輯實(shí)現(xiàn)指令集結(jié)構(gòu)優(yōu)化指令結(jié)構(gòu) 以減小硬件邏輯復(fù)雜度 可通過簡(jiǎn)化指令減少所使用的門電路總數(shù)從而減少制造費(fèi)用 指令集結(jié)構(gòu)與硬件邏輯方程之間存在著密切聯(lián)系 設(shè)計(jì)過程復(fù)雜 重用性差 設(shè)計(jì)成果很少能再利用到以后的新CPU設(shè)計(jì)中 適用于較簡(jiǎn)單的指令集結(jié)構(gòu) 程序計(jì)數(shù)器的值經(jīng)MUX送到存儲(chǔ)器 存儲(chǔ)器送回的指令寫入指令寄存器 程序計(jì)數(shù)器加1后回寫 寄存器堆中的某個(gè)地址寄存器通過MUX尋址存儲(chǔ)器 獲得ALU的一個(gè)操作數(shù) 另一個(gè)操作數(shù)來自于寄存器堆中的數(shù)據(jù)寄存器 ALU的結(jié)果值被回寫入寄存器堆 指令集結(jié)構(gòu)驅(qū)動(dòng)硬件的邏輯方程定義所需的指令集結(jié)構(gòu) 根據(jù)指令集決定硬件邏輯及狀態(tài)機(jī) 硬件邏輯方程反饋到指令集結(jié)構(gòu)對(duì)指令集結(jié)構(gòu)做必要的修改和優(yōu)化 最大限度地減少邏輯復(fù)雜度 隨機(jī)邏輯CPU的設(shè)計(jì)步驟 指令集結(jié)構(gòu) 硬件邏輯方程 微碼體系 指令由若干微指令組成 每條指令對(duì)應(yīng)一組微指令 微碼 對(duì)指令的譯碼從硬件邏輯設(shè)計(jì)變成設(shè)計(jì)微指令 軟件 指令 微碼 控制邏輯 由于在指令和控制邏輯中間增加 微碼 對(duì)指令的解釋更靈活 修改指令集不需要重新設(shè)計(jì)硬件芯片的紕漏可能通過微碼修復(fù) 微碼補(bǔ)丁 適用復(fù)雜指令 減少指令數(shù) 提高讀取指令速度 指令集與硬件邏輯設(shè)計(jì)分離 pc 每個(gè)指令周期開始將存儲(chǔ)器中的指令寫入IR 指令譯碼 確定執(zhí)行這條指令的微碼程序在微碼ROM的起始地址 將這個(gè)地址寫入 pc pc通過尋址微碼ROM 得到微碼 寫入 IR IR譯碼后通過控制線向機(jī)器提供控制信號(hào) pc地址加1得到下一條微指令地址 重復(fù)上述過程 直到該指令的整個(gè)微碼程序結(jié)束 pc decode MicrocodeROM IR decode RegisterFile Temp ALU Result PC Memory IR 基本時(shí)鐘周期存儲(chǔ)器讀寄存器讀存儲(chǔ)器寫寄存器寫 數(shù)據(jù)通路 微指令涉及的控制信息微操作所需的數(shù) 地址微操作執(zhí)行的算術(shù)邏輯功能存儲(chǔ)器讀寫操作控制多路分支的邏輯條件下一個(gè)微地址 微碼結(jié)構(gòu)與隨機(jī)邏輯結(jié)構(gòu)比較 一條指令 一個(gè)微程序 一組微指令 多個(gè)微操作 微控制 IR譯碼 IR譯碼 3 3指令系統(tǒng)設(shè)計(jì) 機(jī)器指令要素 操作碼 operationcode opcode 需要完成的操作源操作數(shù) sourceoperandreference 操作所需的輸入結(jié)果操作數(shù) resultoperandreference 操作產(chǎn)生的結(jié)果下一條指令引用 nextinstructionreference 告訴CPU到哪里取下一條指令 操作數(shù)可以位于指令 常量 寄存器 提供寄存器編號(hào) 主存或虛存 提供地址 I O設(shè)備 提供接口地址 操作數(shù) 指令類型 數(shù)據(jù)傳送數(shù)據(jù)從源復(fù)制到目的 MOVEPUSH POPLOAD STORE 算數(shù)邏輯運(yùn)算基本算數(shù)運(yùn)算和比特位操作 ADD SUB MUL DIVAND OR NOTSHIFTBIT 控制轉(zhuǎn)移改變指令執(zhí)行順序 BRANCEJUMP 指令格式 操作碼 操作數(shù)1 操作數(shù)2 將要執(zhí)行的操作 源 目的操作數(shù)存放的位置 R M I O 數(shù)據(jù)類型 立即數(shù)或位移量其它附加信息 尋址方式 操作數(shù)由指令直接給出 立即數(shù)尋址 操作數(shù)存放在寄存器中 寄存器尋址 操作數(shù)存放在存儲(chǔ)器中 存儲(chǔ)器尋址 指令中給出操作數(shù)所在的有效地址 MOVR1 R0 MOVR0 100 尋找操作數(shù)的來源的方式稱為尋址方式 ADDRd Rs1 Rs Rd Rs1 mem mem Rs 3存儲(chǔ)器間接尋址 存儲(chǔ)器內(nèi)容代表操作數(shù)存儲(chǔ)地址 Rs m2 m2 n ADDRdRs1Rsimm ADDRd Rs1 Astart Rs Rd Rs1 mem Rs Astart 4位移量尋址 寄存器內(nèi)容 位移量代表操作數(shù)存儲(chǔ)地址 Astart Rs Astart ADDRdRs1RsRx ADDRd Rs1 Rs Rx Rd Rs1 mem Rs Rx 5指數(shù)尋址 基址寄存器 指數(shù)寄存器之和代表操作數(shù)存儲(chǔ)地址 Rs Rs Rx 6自增和自減尋址 堆棧指針表示棧頂?shù)刂?PUSH STORE SP Rs SP SP d mem SP Rs 入棧 出棧 POP LOADRd SP Rd mem SP SP SP d 棧頂 SP 新棧頂 ADDRdRs1RsRximm ADDRd Rs1 Astart Rs Rx Rd Rs1 mem Astart Rs Rx d 7比例尺尋址 基址寄存器 指數(shù)寄存器 位移量 操作數(shù)存儲(chǔ)地址 Rs Astar Rs Rx xd dByte PC相對(duì)尋址 轉(zhuǎn)移到目標(biāo) JUMPimm JUMPlabel PC label PC imm label為目標(biāo)地址 絕對(duì)地址 譯碼時(shí)根據(jù)PC當(dāng)前值 該指令的下一條指令地址 和label計(jì)算出imm 相對(duì)偏移量 imm可正可負(fù) 補(bǔ)碼表示 3 4指令流水線 使用流水線技術(shù)重疊執(zhí)行指令 提高吞吐量 寄存器 300ps 20ps 100ps 100ps 100ps 20ps 20ps 20ps 非流水線延遲320ps吞吐量3 12GIPS 三段流水線延遲360ps吞吐量8 33GIPS a b c a b c 指令流水線基本要求 流水線各段操作相互獨(dú)立 各段操作所需部件不產(chǎn)生沖突 流水線各段通過公共時(shí)鐘實(shí)現(xiàn)同步操作 各段操作時(shí)長(zhǎng)盡量相等 a b a c d e f 20ps 50ps 時(shí)鐘 延遲420ps吞吐量1 50 20 14 29GIPS a b c 50ps 150ps 100ps a b c I1I2I3 I3 I2 I1 時(shí)鐘 I1I2I3I4 依靠時(shí)鐘同步驅(qū)動(dòng)寄存器控制流水線各個(gè)階段 流水線體系的性能 考察執(zhí)行N條指令的時(shí)間 從第一條開始直到最后一條完成 m級(jí)流水深度 每級(jí)時(shí)長(zhǎng) t T流水 m t N 1 t N N 1 t 執(zhí)行N條指令非流水線結(jié)構(gòu)所用時(shí)間 Tu Nm t 加速比 Tu T流水 Nm m N 1 吞吐量 throughput 流水線與微碼結(jié)構(gòu)比較 比較下列操作在微碼CPU和流水線CPU中的執(zhí)行情況 Mem Reg1 Mem Reg2 Reg3 8086內(nèi)部結(jié)構(gòu)框圖 暫存器 狀態(tài)標(biāo)志寄存器 EU控制器 123456 指令隊(duì)列緩沖器 地址總線20位 數(shù)據(jù)總線 16位 ALU數(shù)據(jù)總線 16位 8086總線 總線控制電路 EU BIU 1 RISC指令集 內(nèi)核小 功耗低 成本低2 哈佛結(jié)構(gòu)3 運(yùn)算器操作數(shù)只能從寄存器輸入 輸出4 采用桶式移位器處理ALU輸入 靈活高速 ARM內(nèi)核框圖