數(shù)字電子技術(shù)試題及答案

《數(shù)字電子技術(shù)試題及答案》由會員分享，可在線閱讀，更多相關(guān)《數(shù)字電子技術(shù)試題及答案（12頁珍藏版）》請在裝配圖網(wǎng)上搜索。

1、 廣東技術(shù)師范學院《數(shù)字電子技術(shù)》試卷及答案 一、填空題（每空1分，共20分） 1.?有一數(shù)碼10010011，作為自然二進制數(shù)時，它相當于十進制數(shù)（ 147 ），作為8421BCD碼時，它相當于十進制數(shù)（ 93 ）。 2.三態(tài)門電路的輸出有高電平、低電平和（ 高阻 ）3種狀態(tài)。 3．TTL與非門多余的輸入端應(yīng)接（ 高電平或懸空 ）。 4．TTL集成JK觸發(fā)器正常工作時，其和端應(yīng)接（ 高 ）電平。 5. 已知某函數(shù)，該函數(shù)的反函數(shù)

2、=（ ）。 6. 如果對鍵盤上108個符號進行二進制編碼，則至少要（7）位二進制數(shù)碼。 7. 典型的TTL與非門電路使用的電路為電源電壓為（ 5 ）V，其輸出高電平為（ 3.6 ）V，輸出低電平為（ 0.35 ）V， CMOS電路的電源電壓為（ 3—18 ） V 。 8．74LS138是3線—8線譯碼器，譯碼為輸出低電平有效，若輸入為A2A1A0=110時，輸出 應(yīng)為（ 10111111 ）。 9．將一個包含有32768個基本存儲單元的存儲電路設(shè)計16位為一個字節(jié)的ROM。該ROM有（ 11 ）根地址線，有（ 16 ）根數(shù)據(jù)讀出線。 10. 兩片中規(guī)模集成電路10進制計數(shù)器串

3、聯(lián)后，最大計數(shù)容量為（100 ）位。 11. 下圖所示電路中， Y1＝（ Y1＝A反B ）；Y2 ＝（ Y2＝A B 反+ A B）； A B Y1 Y2 Y3 （Y3＝A B）； Y3 ＝（ Y3＝A B反 ）。 精選文檔 12. 某計數(shù)器的輸出波形如圖1所示，該計數(shù)器是（ 5 ）進制計數(shù)器。 13．驅(qū)動共陽極七段數(shù)碼管的譯碼器的輸出電平為（ 低 ）有效。 二、單項選擇題（本大題共15小題，每小題2分，共30分） （在每小題列出的四個備選項中只有一個是最符合題目要求的，請將其代碼填寫在題后的括號

4、內(nèi)。錯選、多選或未選均無分。） 1.?函數(shù)F(A,B,C)=AB+BC+AC的最小項表達式為( A ) 。 A．F(A,B,C)=∑m（0，2，4） B. (A,B,C)=∑m（3，5，6，7） C．F(A,B,C)=∑m（0，2，3，4） D. F(A,B,C)=∑m（2，4，6，7） 2．8線—3線優(yōu)先編碼器的輸入為I0—I7 ，當優(yōu)先級別最高的I7有效時，其輸出的值是（ C ）。 A．111 B. 010 C. 000 D. 101 3．十六路數(shù)據(jù)選擇器的地址輸入（選擇控制）端有（ C ）個。 A．16

5、 B.2 C.4 D.8 4. 有一個左移移位寄存器，當預先置入1011后，其串行輸入固定接0，在4個移位脈沖CP作用下，四位數(shù)據(jù)的移位過程是（ A ）。 A. 1011--0110--1100--1000--0000 B. 1011--0101--0010--0001--0000 C. 1011--1100--1101--1110--1111 D. 1011--1010--1001--1000--0111 5．已知74LS138譯碼器的輸入三個使能端（E1=1， E2A = E2B=0）時，地址碼A2A1A0=011，則輸出 Y7 ～Y0是(

6、C ) 。 A. 11111101 B. 10111111 C. 11110111 D. 11111111 6. 一只四輸入端或非門，使其輸出為1的輸入變量取值組合有( A )種。 A．15?????????B．8 C．7?????????D．1 7. 隨機存取存儲器具有( A )功能。 A.讀/寫 B.無讀/寫 C.只讀 D.只寫 8．N個觸發(fā)器可以構(gòu)成最大計數(shù)長度（進制數(shù)）為( D )的計數(shù)器。 000 001 010 011 100 101 110 111 A.N

7、 B.2N C.N2 D.2N 9．某計數(shù)器的狀態(tài)轉(zhuǎn)換圖如下， 其計數(shù)的容量為( B ) 精選文檔 A． 八 B. 五 C. 四 D. 三 10．已知某觸發(fā)的特性表如下（A、B為觸發(fā)器的輸入）其輸出信號的邏輯表達式為( C )。 A B Qn+1 說明 0 0 Qn 保持 0 1 0 置0 1 0 1 置1 1 1 Qn 翻轉(zhuǎn) A． Qn+1 ＝A B. C. D. Qn+1 ＝ B 11． 有一個4位的D/A轉(zhuǎn)換器，設(shè)它的滿刻度輸出電壓為10V，當輸

8、入數(shù)字量為1101時，輸出電壓為（ A ）。 A． 8.125V B.4V C. 6.25V D.9.375V 12．函數(shù)F=AB+BC，使F=1的輸入ABC組合為( D ) A．ABC=000????????B．ABC=010 C．ABC=101????????D．ABC=110 13．已知某電路的真值表如下，該電路的邏輯表達式為( C )。 A． B. C． D． A B C Y A B C Y 0 0 0 0 1 0 0 0 0 0 1 1 1 0 1 1

9、0 1 0 0 1 1 0 1 0 1 1 1 1 1 1 1 14．四個觸發(fā)器組成的環(huán)行計數(shù)器最多有( D )個有效狀態(tài)。 A.4 B. 6 C. 8 D. 16 精選文檔 三、判斷說明題（本大題共2小題，每小題5分，共10分） （判斷下列各題正誤，正確的在題后括號內(nèi)打“√”，錯誤的打“×”。） 1、邏輯變量的取值，１比０大。（×） 2、D/A轉(zhuǎn)換器的位數(shù)越多，能夠分辨的最小輸出電壓變化量就越?。ā蹋? 3．八路數(shù)據(jù)分配器的地

10、址輸入（選擇控制）端有8個。（×） 4、因為邏輯表達式A+B+AB=A+B成立，所以AB=0成立。（×） 5、利用反饋歸零法獲得N進制計數(shù)器時，若為異步置零方式，則狀態(tài)SN只是短暫的過渡狀態(tài)，不能穩(wěn)定而是立刻變?yōu)?狀態(tài)。（√） 6．在時間和幅度上都斷續(xù)變化的信號是數(shù)字信號，語音信號不是數(shù)字信號。（√） 7.約束項就是邏輯函數(shù)中不允許出現(xiàn)的變量取值組合，用卡諾圖化簡時，可將約束項當作1，也可當作 0。（√） 8．時序電路不含有記憶功能的器件。（×） 9．計數(shù)器除了能對輸入脈沖進行計數(shù)，還能作為分頻器用。（√） 10．優(yōu)先編碼器只對同時輸入的信號中的優(yōu)先級別最高的一個信號編碼.（√）

11、 精選文檔 四、綜合題（共30分） 1．對下列Z函數(shù)要求：（1）列出真值表；（2）用卡諾圖化簡；（3）畫出化簡后的邏輯圖。（8分） Z= BC=0 （１）真值表 （2分） (2)卡諾圖化簡（2分） A B C 1 0 BC A 01 00 10 11 × × 1 1 1 1 Z 0 0 0 0 0 0 1

12、1 0 1 0 1 0 1 1 × 1 0 0 1 1 0 1 1 1 1 0 0 1 1 1 × (3) 表達式（2分） 邏輯

13、圖（2分） Z==A⊕B+C BC=0 2．試用3線—8線譯碼器74LS138和門電路實現(xiàn)下列函數(shù)。（8分） Z（A、B、C）=AB+C STA Y7 Y5 Y6 Y4 Y3 Y2 Y1 Y0 STC STB A0 A1 A2 74LS138 STA Y7 Y5 Y6 Y4 Y3 Y2 Y1 Y0 STC STB A0 A1 A2 74LS138 C B A “1” & Z

14、 精選文檔 解：Z（A、B、C）=AB+C=AB(C+)+C（B+） =ABC+AB+BC+C = m 1+ m 3+ m 6+ m 7 = 3．74LS161是同步4位二進制加法計數(shù)器，其邏輯功能表如下，試分析下列電路是幾進制計數(shù)器，并畫出其狀態(tài)圖。（8分） 74LS161邏輯功能表 CT

15、P CTT CP Q3 Q2 Q1 Q0 0 1 1 1 1 × 0 1 1 1 × × 0 × 1 × × × 0 1 × × × 0 0 0 0 D3 D2 D1 D0 Q3 Q2 Q1 Q0 Q3 Q2 Q1 Q0 加法計數(shù) CR LD CTP CTT D3 D2 D1 D0 Q3 Q2 Q1 Q0 CO 74LS161 CP CP & “1” “1” “1”

16、 精選文檔 4．觸發(fā)器電路如下圖所示，試根據(jù)CP及輸入波形畫出輸出端Q1 、Q2 的波形。設(shè)各觸發(fā)器的初始狀態(tài)均為“0”（6分）。 CP A Q1 Q2 一、填空題：（每空3分，共15分） 1．邏輯函數(shù)有四種表示方法，它們分別是（ 真值表 ）、（ 邏輯圖 ）、（ 邏輯表達式 ）和（ 卡諾圖 ）。 2．將2004個“1”異或起來得到的結(jié)果是（ 0 ）。 3．由555定時器構(gòu)成的三種電路中，（ 施密特觸發(fā)器 ）和（ 單穩(wěn)態(tài)觸發(fā)器 ）是脈沖的整形電路。 4．TTL器件輸入

17、腳懸空相當于輸入（ 高 ）電平。 5．基本邏輯運算有: （ 與 ）、（ 或 ）和（ 非 ）運算。 6．采用四位比較器對兩個四位數(shù)比較時，先比較（ 最高 ）位。 7．觸發(fā)器按動作特點可分為基本型、（ 同步型 ）、（ 主從型 ）和邊沿型； 8．如果要把一寬脈沖變換為窄脈沖應(yīng)采用 （ 積分型單穩(wěn)態(tài) ）觸發(fā)器。 9．目前我們所學的雙極型集成電路和單極型集成電路的典型電路分別是（ TTL ）電路和（ CMOS ）電路。 10．施密特觸發(fā)器有（ 兩 ）個穩(wěn)定狀態(tài).，多諧振蕩器有（ 0 ）個穩(wěn)定狀態(tài)。 11．數(shù)字系統(tǒng)按組成方式可分為功能擴展電路、功能綜合電路兩種；

18、12．兩二進制數(shù)相加時，不考慮低位的進位信號是 （ 半 ） 加器。 精選文檔 13．不僅考慮兩個本位（低位）相加，而且還考慮來自 低位進位 相加的運算電路，稱為全加器。 14．時序邏輯電路的輸出不僅和_該時刻輸入變量的取值_有關(guān)，而且還與_該時刻電路所處的狀態(tài)_有關(guān)。 15．計數(shù)器按CP脈沖的輸入方式可分為_同步計數(shù)器_和_異步計數(shù)器_。 16．觸發(fā)器根據(jù)邏輯功能的不同，可分為_RS觸發(fā)器 、_T觸發(fā)器_、_JK觸發(fā)器_、_Tˊ觸發(fā)器_、_D觸發(fā)器_等。 17．根據(jù)不同需要，在集成計數(shù)器芯片的基礎(chǔ)上，通過采用_反饋歸零法 、_預置數(shù)法_、_進位輸出置最小數(shù)法_等方法可以實現(xiàn)

19、任意進制的技術(shù)器。 18．4. 一個 JK 觸發(fā)器有 兩 個穩(wěn)態(tài)，它可存儲 一 位二進制數(shù)。 19．若將一個正弦波電壓信號轉(zhuǎn)換成同一頻率的矩形波，應(yīng)采用 多諧振蕩器 電路 。 20． 把JK觸發(fā)器改成T觸發(fā)器的方法是 J=K=T 。 21．N個觸發(fā)器組成的計數(shù)器最多可以組成 2n 進制的計數(shù)器。 22．基本RS觸發(fā)器的約束條件是 RS=0 。 23．對于JK觸發(fā)器，若，則可完成 T觸發(fā)器的邏輯功能；若，則可完成 D觸發(fā)器的邏輯功能。 二．數(shù)制轉(zhuǎn)換（5分）： 1、（11.001）2＝（3.2）16＝（3.125）10 2、（8F.FF）16＝（10001111.111

20、11111）2＝（143.996093）10 3、（25.7）10＝（11001.1011）2＝（19.B）16 4、（+1011B）原碼＝（01011）反碼=(01011)補碼 5、（-101010B）原碼＝（1010101）反碼=(1010101)補碼 1、 化簡等式 ，給定約束條件為：ＡＢ＋ＣＤ＝０ 2 用卡諾圖化簡函數(shù)為最簡單的與或式（畫圖）。 化簡得 精選文檔 四．畫圖題：（5分） 1．試畫出下列觸發(fā)器的輸出波形 (設(shè)觸發(fā)器的初態(tài)為0)。 (12分) 1. 2.

21、 3. 2．已知輸入信號X，Y，Z的波形如圖3所示，試畫出的波形。 圖3 波形圖 精選文檔 五．分析題（30分） 1、分析如圖所示組合邏輯電路的功能。 2．試分析如圖3所示的組合邏輯電路。 (15分) 1）. 寫出輸出邏輯表達式； 2）. 化為最簡與或式； 3). 列出真值表； 4). 說明邏輯功能。 3. 七、分析如下時序電路的邏輯功能，寫出電路的驅(qū)動方程、狀態(tài)方程和輸出方程，畫出電路的狀態(tài)轉(zhuǎn)換圖。（20分） 圖4

22、 精選文檔 4．74161組成的電路如題37圖所示，分析電路，并回答以下問題 （1）畫出電路的狀態(tài)轉(zhuǎn)換圖（Q3Q2Q1Q0）； （2）說出電路的功能。（74161的功能見表） 題37圖 六．設(shè)計題：（30分） 1．要求用與非門設(shè)計一個三人表決用的組合邏輯電路圖，只要有2票或3票同意，表決就通過（要求有真值表等）。 ? 2. 試用JK觸發(fā)器和門電路設(shè)計一個十三進制的計數(shù)器, 并檢查設(shè)計的電路能否自啟動。(14分) 七．（10分）試說明如圖 5所示的用555 定時器構(gòu)成的電路功能，求出U T+ 、U T- 和ΔU T ，并畫出其輸出波形。 （10分） 圖5 （注：可編輯下載，若有不當之處，請指正，謝謝!） 精選文檔