《電子技術(shù)基礎(chǔ)》第五版(數(shù)字部分)課后答案高教康華光版

《《電子技術(shù)基礎(chǔ)》第五版(數(shù)字部分)課后答案高教康華光版》由會員分享，可在線閱讀，更多相關(guān)《《電子技術(shù)基礎(chǔ)》第五版(數(shù)字部分)課后答案高教康華光版（37頁珍藏版）》請?jiān)谘b配圖網(wǎng)上搜索。

1、課后答案網(wǎng)www. khdaw. com 課后答案網(wǎng)www. khdaw. com 第一章數(shù)字邏輯習(xí)題 1.1數(shù)字電路與數(shù)字信號 1.1.2 圖形代表的二進(jìn)制數(shù) 010110100 1. 1. 4 一倜期性數(shù)字波形如圖題所示，試計(jì)算：(1)周期：(2)頻率：(3)占空比例 MSB_ LSB 0 1 2 11 12 (ms) 解：因?yàn)閳D題所示為周期性數(shù)字波，所以兩個(gè)相鄰的上升沿之間持續(xù)的時(shí)間為周期，T=10ms 頻率為周期的倒數(shù)，f^l/T=l/0.01s=100HZ 占空比為高電平脈沖寬度與周期的百分比，q=lms/10nis*100%=l0% 1

2、2數(shù)制 1.2.2將卜列I?進(jìn)制數(shù)轉(zhuǎn)換為一?進(jìn)制數(shù)，八進(jìn)制數(shù)和I八進(jìn)制數(shù)(耍求轉(zhuǎn)換漢星不人F2" (2) 127 (4) 2.718 解：(2) (127) D-27-l- (10000000) B-l- (1111111) B- (177) O- (7F) H (4) (2.718) D=( 10.1011 )B=(2.54)O=(2.B)H 14二進(jìn)制代碼 1.4.1將下列十進(jìn)制數(shù)轉(zhuǎn)換為8421 BCD碼： (1) 43 (3) 254.25 解：(43) D= (01000011) BCD 1.4.3試用十六進(jìn)制寫書卜列字符繁榮ASCII碼的表示:P28 (1) +

3、(2) @ (3) you (4)43 解：首先資出每個(gè)字符所對應(yīng)的二進(jìn)制表示的ASC II碼，然后將二進(jìn)制碼轉(zhuǎn)換為十六進(jìn)制 數(shù)表示。 (1) “+” 的 ASCII 碼0101011,則(00101011) B- (2B) H (2) @的 ASCII 碼為 1000000,(01000000)B-(40)H (3) yoii 的 ASCII 碼為本 1111001.1101111,UlOlOUlhX的十六進(jìn)制數(shù)分別為 79.6F.75 (4) 43的ASCII碼為0110100,0110011,對應(yīng)的十六緊張數(shù)分別為34,33 1?6邏輯函數(shù)及其表示方法 161在圖題1.6.

4、1中,已知輸入信號A, B的波形,畫出各門電路輸出L的波形。 B J I_[ 解：（a）為與非，（b）為同或非.即異或 課后答案網(wǎng)www. khdaw. com 第二章邏輯代數(shù)習(xí)題解答 2. L1用真值表證明下列恒尊式 (3) AB = AB+AB (AB)二AB?AB 解：真值表如F A B A十〃 AB AB 4十〃 4B+AB 0 0 0 1 0 1 1 0 1 1 0 0 0 0 1 0 1 0 0 0 0 1 1 0 0 1 1 1 由最右邊2欄可知，AB與AB +AB的真值衷完全相同。

5、2. 1.3用邏輯代數(shù)定律證明下列尊式 (3) A + ABC + ACD + (C + D)E = A + CD + E 解：A + A BC + ACD + (C + D)E = A(1+BC)+ACD + CDE = A + ACD-^-CDE =A+CD+CDE 2.1.4用代數(shù)法化簡下列各式 (3) ABC(B + C) 解：ABC(B + C) = (A + B + C)(B + C) = AB+AC+BB + ~BC^-CB + C =AB + C(A + B + 3 +1) = AB + C ⑹(刁 + B) + (A+ 3) + (AB)(AB)

6、 解：(4 + B) + (A+5) + (AB)(AB) =AB+ A ?B + (A+ B)(A + B) = b+ab+7^b = 48 +萬 =A+B =AB (9) ABCD + ABD + BCD + ABCBD + BC 解：ABCD + ABD+BC萬+ABCBD+/W =ABC(D + D) + ABD + BC(D + C) = B(AC+AD + C+D) =B{A + C + A + D) =B(A + C + D) = ab+bW+b!5 2.1.7畫出實(shí)現(xiàn)下列邏輯表達(dá)式的邏輯電路圖，限使用非門和二輸入與非門 (1) L=AB+AC

7、 L = D(A + C) 課后答案網(wǎng)www. khdaw. com 課后答案網(wǎng)www. khdaw. com A C (2) 厶=(A + B)(C+D) A B :: D 2. 2.2已知函數(shù)L (A, B, C, D)的卡諾圖如圖所示，試寫出函數(shù)L的最簡與或表達(dá)式 解:L(A, B、C.D) = BCD + BCD + BCD + ABD 2.2.3用卡諾圖化簡下列個(gè)式 (1) ABCD + ABCD + AB + AD^ ABC 解：ABCD^ABCD^ AB+AD^ABC =ABCD + ABCD + AB(C +

8、 C)(D + 萬)+ 4 萬(B + B)(C + C)+ A 云C(D + 萬) =ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD (6) L(A5CD)=工加(0.2、4.6、9、13) + 工J(L3,5,7,11,15) >r: (7)厶(AB、C.D) =工〃7(0?13J4J5)+工d(123910」l) 解： L=AD+AC^AB 2. 2.4已知邏輯函數(shù)L=AB+BC + CA9試用真值表■卡諾圖和邏輯圖（限用非門和與非 門）表示 解：1＞由邏輯丙數(shù)寫出貞?值表 A B c L 0

9、0 0 0 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 0 2 ＞由氏值表iwi出卡諾圖 3＞山K諾圖，得邏輯農(nóng)達(dá)式L=AB-^-BC+AC 用摩根定理將與或化為與非表達(dá)式 l=ab+bc+ac=Tb^cac 4＞由己知函數(shù)的與非-與非表達(dá)式畫出邏輯圖 第三章習(xí)題 3.1 MOS邏輯門電路 3.1.1根據(jù)表題3.1.1所列的三種邏輯門電路的技術(shù)參數(shù)，試選擇一種最介適工作在高噪聲 壞境卜?的門電路。 表題3丄1邏輯門電路的技術(shù)參數(shù)表

10、Voi^/V Vui^/V Vuw/V 邏輯門A 2.4 0.4 2 0.8 邏紺門B 3.5 0.2 2.5 0.6 邏輯門C 4.2 0.2 3.2 0.8 解:根據(jù)表題3.1.1所示邏輯門的參數(shù),以及式(3.1.1)和式(3丄2),計(jì)算出邏輯門A的 高電平和低電平噪聲容限分別為： Vnha = Vow啊一=2.4V—2V=0.4V V(vu(x)= Vttgy — Voi-ipat) =0.8V—0.4V=0.4V 同理分別求出邏輯門E和C的噪聲容限分別為： V^-1V Vmm =0.4V VvM€=1V Vvu-0.6V 電路的噪聲容

11、限愈人，其抗干擾能力愈強(qiáng)，綜介考渥選擇邏轎門C 3.1.3根據(jù)表題3.1.3所列的三種門電路的技術(shù)參數(shù)，計(jì)算出它們的延時(shí)■功耗積,并確定哪一種 邏輯門性能最好 表題3丄3邏輯門電路的技術(shù)參數(shù)表 tpLH/ns tfHL/ns PohnW 邏紺門A 1 1.2 16 邏輯門B 5 6 8 邏wnc 10 10 1 解涎時(shí)■功耗積為傳輸延氏時(shí)間與功耗的乘積，即 DP= IxPd 根據(jù)上式可以計(jì)算出各邏輯門的延時(shí)-功耗分別為 tpui 4- tpHi. (1+1.2)"S 亠 亠. DP、= Pd= ?16mw=17.6* 10 u J=

12、17.6PJ 2 2 同理得出：DPr =44PJ DP< =10PJ,邏輯門的DP值愈小，表明它的特性愈好，所以邏輯門C的 性能最好. 3.1.5為什么說74HC系列CMOS與卄:門在+5V電源工作時(shí)，輸入端在以卜四種接法卜邯屈 于邏輯0: (1)輸入端接地；(2)輸入端接低于1.5V的電源；(3)輸入端接同類與非門的輸 出低電壓0.1V; (4)輸入端接10kQ的電阻到地. 解:對J； 74HC系列CMOS門電路來說，輸出和輸入低電平的標(biāo)準(zhǔn)電壓值為: Kt=0.1V； W-1.5V；因此冇： (1) W=o< %=1.5乂屈「邏輯門 0 (2) 〃vi.5V=Vk,屬于邏輯門

13、0 (3) W<0.1

14、CS2……CSn為片選信，；輸入端.試問： (1)CS信號如何進(jìn)行控制，以便數(shù)據(jù)D1.D2,……Dn通過該總線進(jìn)行正常傳輸；(2)CS信號能 否仃兩個(gè)或兩個(gè)以上同時(shí)仃效?如果出現(xiàn)兩個(gè)或兩個(gè)以上仃效，可能發(fā)生什么請況。(3)如呆 所有CS信號均無效,總線處在什么狀態(tài)？ Dn CSn D2 CS2 DI CS1 解：⑴根據(jù)圖解3.1.9町知，片選信號CS1, CS2……CSn為高電W響?效，當(dāng)CSi=l時(shí)第1個(gè)三 態(tài)門被選屮，其輸入數(shù)據(jù)被送到數(shù)據(jù)傳輸總線上，根據(jù)數(shù)據(jù)傳輸?shù)乃俣?，分時(shí)地給CS1, CS2……CSn端以正脈沖信號?使K相皿的二態(tài)門的輸出數(shù)據(jù)能分時(shí)地到達(dá)總線上.

15、 (2) CS信號不能仃兩個(gè)或兩個(gè)以上同時(shí)仃效，否則兩個(gè)不同的信巧將金總線I??發(fā)丫沖突?即總 線不能同時(shí)既為0又為1. (3) 如果所有CS信號均無效,總線處J ?高阻狀態(tài). 3.1.12 試分析3.1.12所示的CMOS電路?說明它們的邏輯功能 X7 A ?V I 7; 士c) 一EH 仏L 咒 幾 遷 「卅 >1 TG 解：対」?圖題3.1.12(a)所示的CMOS電路，曲EN =0時(shí)，和7\三均導(dǎo)通，和 構(gòu)成的反相器正常工作，L=A,當(dāng)EN-1時(shí)，和工壯均截止，無論A為高電平還是 低電平，輸出端均為高阻狀態(tài)，其其值農(nóng)如衣題解3.1.12所示，該電路是低

16、電平使能三態(tài) 非門，其表示符號如圖題解3.1.12 (a)所示。 ■ ■■■■■■■■■■■■■■?■?■■■■■■■■■■■■■■■■■■■■■?■?■■?■■?■■?■■■■■?■■?■■■■■■■?a 圖題3.1.12 (b)所示CMOS電路，麗=0時(shí)，導(dǎo)通，或非門打開，％和構(gòu)成反 相器正常工作,L=A；當(dāng)麗=1時(shí),7溝截止,或非門輸出低電平,使九截止，輸出端 處丁?高阻狀態(tài),該電路是低電平使能三態(tài)緩沖器,其表示符號如圖題解3.1.12 (b)所示。 同理可以分析圖題3.1.12 (c)和圖題3丄12 (d)所示的CMOS電路，它們分別為高 電平使能三態(tài)緩沖器和低電平使能三態(tài)非門

17、，其表示符號分別如圖題3.1.12 (c)和圖題 3.1.12 (d)所示。 EN A L 0 0 1 0 1 0 1 0 高阻 1 1 3.1.12 (a) 麗. A L 0 0 0 0 1 1 3.2.2為什么說TTL與非門的輸入端在以卜四種接法卜，都屈「?邏輯1： (1)輸入端懸空； (2)輸入端接高J：2V的電源；(3)輸入端接同類與非門的輸出高電斥3.6V； (4)輸入端 接10kQ的電阻到地。 解：(1)參見教材圖3.2.4電路，當(dāng)輸入端懸空時(shí)，T】管的集電結(jié)處正偏，Vcc作用「口 的集電結(jié)和T2 , T3管

18、的發(fā)射結(jié)，使T2 , T3飽和，使D管的集電極電位 Vc2=Vces2+Vbe3=O.2+O.7=O.9V,而 口 管若要導(dǎo)通 Vb2=Vc2>VbE4+Vd=0.7+0.7=1 4V,故 T4 截止。乂WT3飽和導(dǎo)通，故與非門輸出為低電平，由上分析，與非門輸入懸空時(shí)相當(dāng)「?輸 入邏輯1 O (2) 當(dāng)與IF門輸入端接S J - 2V的電源時(shí)，若「管的發(fā)射結(jié)導(dǎo)通，則Vbei>0.5V,「管的 基極電位Vb>2+ Ci=2.5Vo而Vbi>2.1V時(shí)，將會使「1的集電結(jié)處于正僞,Tz, Ts處于飽 和狀態(tài),使T4截止,與非門輸出為低電平。故與非門輸出端接高于2V的電源時(shí),相當(dāng)J： 輸入邏輯仁

19、 (3) 與非門的輸入端接同類與非門的輸出高電平3.6V輸出時(shí)，若T】管導(dǎo)通，則 Vbi=3.6+0.5=4.1o而若VBO2.W時(shí)，將使「的集電結(jié)正偏.T2, T3處飽和狀態(tài)，這時(shí) VB1鉗位在2.4V,即Ti的發(fā)射結(jié)不可能處J：導(dǎo)通狀態(tài)，而是處反偏截止。由(1) (2), 當(dāng)Vbi>2.1V,與非門輸出為低電平。 (4) 與非門輸入端接10kQ的電阻到地時(shí),教材圖3.2.8的與非門輸入端相當(dāng)F解3.2.2圖 所示。這時(shí)輸入電壓為 Vi= RI+Rb (Vcc-Vbe)=10 (5-0.7) / (10+4)二3.07V。若 Ti 導(dǎo)通, 則 Vbi-3.07+ Vbe=3.07+0.

20、5=3.57 V.但 Vbi 是個(gè)不可能大于 2.1V 的。當(dāng) Vbi-2.1V 時(shí),將使 Ti管的集電結(jié)正偏,T2, T3處于飽和,使Vbi被鉗位在2.1V, W此,Rl=10kQ時(shí)，T1 將處V截止?fàn)顟B(tài)，由(1 )這時(shí)相當(dāng)J：輸入端輸入高電平。 + Vcc 3.2.3 設(shè)冇一個(gè)74LS04反相器驅(qū)動兩個(gè)74ALS04反相器和四個(gè)74LS04反相器.(1)問 驅(qū)動門是否超我？ (2)若超我，試提出一改進(jìn)方案：若未超載，問還可增加兒個(gè)74LS04 門？ 解:(1)根據(jù)題意,74LS04為驅(qū)動門，同時(shí)它有時(shí)負(fù)載門,負(fù)載門中還有74LS04。 從主教材附錄A査出74LS04和74AL

21、S04的參數(shù)如卜(不考虔符號) 74LS0-4: Ioi.(xn3x)=8niA, Ion (max丿=0.4niA /in (max) =0.02niA. 4 個(gè) 74LS04 的輸入電流為：4 Ll^) =4 X 0.4niA= 1.6mA, 4 =4 x 0.02niA=0.08mA 2 個(gè) 74ALS04 的輸入電流為：2 Ll^) =2 x 0.1mA=0.2niA. 2 Iih (max) =2 x 0.02111A=O.04niA,, 拉d流施我情況卜如圖題解323 (a)所示，74LS04總麻拉電流舜兩部分，即4個(gè) 74ALS04的高電平輸入電流的繪人值4 Iih

22、^)=0.08mA電流Z和為 0.08uiA+0.04inA=0.12uiA.iflj 74LS04 能提供 0.4111A 的拉電流，并不超戟。 ②糠電流負(fù)我潔況如圖題解3.2.3 (b)所示，騾動門的總漂電流為1.6mA+0.2mA-1.8mA. ifU 74LS04能提供8mA的灌電流，也未超載。 (2)從匕面分祜計(jì)可可知，74LS04所驅(qū)動的兩朵負(fù)載無論扁灌電流還是拉電流藥茶超 3.2.4 圖題3.2.4所爪為集電極門74LS03騾動5個(gè)CMOS邏輯門，C知OC門輸管 截止時(shí)的漏電流7.2mA：負(fù)我門的參數(shù)為：=4V,=1V~1A試計(jì)算上拉電阻的值。 課后答案網(wǎng)www. kh

23、daw. com 從主教材附錄 A 查得 74LS03 的參數(shù)為：VoH(nun) =2.7V, Vozgax丿=0?5V. /oMm)=8mA.tl4據(jù) 式(3.1.6)形式(3.1.7)可以計(jì)算出上拉電阻的值。灌電流情況如圖題解3.2.4 (a)所示， 74LS03 輸 出為低 電平， /心沏ao =5 Iil =5 * 0.001mA=0.005mA.有 n VdD ? VoL(max.) (5 — 4)V RpT = = ——m 0.56K Q IoL(n^x) - IlL(total) (8 — 0?005)〃^4 拉電流情況如圖題解324 (b)所示，74

24、LS03輸出為高電平, ItH(Mai)=5 Iih =5 x 0.001uiA=0.005mA VoD-VOH{nnn) (5-4)V 由J； 為『保證負(fù)載:門的輸入高電平，取VoH(xnin) =4V冇 Rg ■ ■ ———厶 -4.9K Q IoL(totat) + llHgal) (0.2 - 0.005)/7/4 綜上所述，心的取值范I荊為0?56G~4?9G 3.6.7設(shè)計(jì)一發(fā)光:極管(LED哪動電路.設(shè)LED的參數(shù)為匕=2.5V, /0=4.5Ma;/*,: Va =5V；當(dāng) LED發(fā)殼時(shí)，電路的輸出為低電平，選出集成門電路的型汛并畫出電路圖. 解：設(shè)驅(qū)動電路如

25、圖題解3.6.7所示，選用74LSO4作為驅(qū)動器件，它的輸出低電平電流 VoiW=0.5V,電路中的限流電阻 總 444Q (5-2.5-0.5)v R= = Id 4?5〃l4 VI 課后答案網(wǎng)www. khdaw. com 第四章組合邏輯習(xí)題解答 4. 1. 2組介邏輯電路及輸入波形(A.B)如圖題4.1.2所示，試寫出輸出端的邏輯表達(dá)式 并訓(xùn)出輸出波形。 課后答案網(wǎng)www. khdaw. com 課后答案網(wǎng)www. khdaw. com 解：由邏輯電路寫出邏輯表達(dá)式 L=A^+AB=A2B 首先將輸入波形分段，然后

26、逐段畫出輸出波形。 當(dāng)A.B信號相同時(shí)，輸出為1.不同時(shí)，輸出為0.得到輸出波形。 nrLTLJ- 如圖所示 4. 2. 1試用2輸入與非門設(shè)計(jì)一個(gè)3輸入的組介邏輯電路。當(dāng)輸入的二進(jìn)制碼小J： 3時(shí), 輸出為0:輸入人于等于3時(shí)，輸出為1。 解： 根據(jù)組介邏輯的設(shè)計(jì)過程，n?先耍確定輸入輸出變駅，列出真值表。由卡諾圖化簡 得到最簡與或式，然后根據(jù)要求対表達(dá)式進(jìn)行變換，畫出邏輯圖 1)設(shè)入變磺為A. B.C輸出變啟為L,根據(jù)題意列真值表 B C L 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 1 1 0

27、 1 1 1 1 0 1 1 1 1 1 2)山匸諾圖化簡，經(jīng)過變換紂到邏輯農(nóng)達(dá)式 L 1 1 ] 1 1 B L=A+BC=A^BC 3）用2輸入與卑門實(shí)現(xiàn)上述邏輯衷達(dá)式 4. 2. 7 某足球評委會山-?位教練和三位球迷組成.對裁判員的判罰進(jìn)行表決。當(dāng)滿足以 卜條件時(shí)表示同意：冇三人或三人以上同意，或若有兩人同意，但其中一人是叫教練。試用 2輸入與非門設(shè)計(jì)該表決電路。 解：1）設(shè)一位教練和三位球迷分別丿I】A和B.C.D表示，并IL這些輸入變磺為1時(shí)衣示同 意

28、，為0時(shí)表示不同意，輸出L衷示表決結(jié)果。L為1時(shí)表示同意判罰，為0時(shí)衷示不同意。 由此列出真值表 輸入 輸出 A B C D L 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 1 1 0 0 1 0 0 0 0 1 0 1 0 0 1 1 0 0 0 1 1 1 1 1 0 0 0 0 1 0 0 1 1 1 0 1 0 1 1 0 1 1 1 1 1 0 0 1 1 1 0 1 1 1 1 1 0 1 1 1 1

29、 1 1 2）由真值表畫卡諾圖 課后答案網(wǎng)www. khdaw. com 由卡諾圖化簡得L二AB+AC-AD+BCD 由「?規(guī)定只能用2輸入與非門，將上式變換為兩變駅的與非一與非運(yùn)算式 L= ^*^*AD*5CD = 3）根據(jù)L的邏輯表達(dá)式畫出由2輸入與非門組成的邏輯電路 4. 3. 3判斷圖所示電路在什么條件卜?產(chǎn)生竟?fàn)幟半U(xiǎn)，怎樣修改電路能消除竟?fàn)幟半U(xiǎn)? 解： 根據(jù)電路圖寫出邏輯農(nóng)達(dá)式并化簡那厶=A^B+BC 當(dāng)A二0. C二1時(shí)，L = ^+B有可能產(chǎn)牛競爭冒險(xiǎn).為消除可能產(chǎn)牛的競爭冒險(xiǎn), 增加乘積項(xiàng)使朮 ，使L = A^B +

30、BC + AC ,修改后的電路如圖 課后答案網(wǎng)www. khdaw. com 4. 4.4試用71HC147設(shè)計(jì)鍵盤編碼電路，十個(gè)按鍵分別對應(yīng)|?進(jìn)制數(shù)0?9.編碼器的輸出 為8121BCD碼?耍求按鍵9的優(yōu)先級別域高，并且仃丁作狀態(tài)標(biāo)志，以說明沒仃按鍵按卜?和 按鍵0按下兩種情況。 解：真值表 1 1 1 1 .1 1 1 1 1 0 0 0 0 0 X X X X X X X X X 0 1 0 Q 1 1 X X X X X X X X 0 1 1 0 0 0 1 X

31、 X? X X X X X 0 1 1 0 1 1 1 1 x-! X X X X X 0 1 1 1 0 1 1 0 1 x X X X X 0 1 1 1 1 0 1 0 1 1 x X ? X X 0 1 1 1 ? 1 1 0 1 0 0 1. X X 0 1 1 1 1 1 1 0 0 1 1 1 x x 0 1 1 1 1 1 1 1 0 ? 1 0 1 X 0 1 1 1

32、 1 1 1 1 1 0 0 0 1 1 0 1 1 ? 1 fr 1 …1 …1 ? .1 …Q… Q Q Q 1 A B C D GS 電路圖 B 4.4.6川譯碼器74HC138和適當(dāng)?shù)倪壾夐T實(shí)現(xiàn)函數(shù)F-. ABCfABCWCmC 解：將函數(shù)式變換為垠小項(xiàng)Z和的形式 F= ABC+ABC+ABC+ABC = Pio +rTU +m5 +rTh 課后答案網(wǎng)www. khdaw. com 將輸入變量A.B. C分別接入AZ Al. Ao端,并將使能端接有效電平。由f 74HC138 是低電平有效輸出，

33、所以將般小項(xiàng)變換為反函數(shù)的形式 課后答案網(wǎng)www. khdaw. com 課后答案網(wǎng)www. khdaw. com 在譯碼器的輸出端加一個(gè)與非門，實(shí)現(xiàn)給定的組合函數(shù)。 Eg Es Yo Ei Y. Ye 74HC138 Yi Y4 Ys 人0 Ye I Y? A2 + 5V—— r—o & yr 課后答案網(wǎng)www. khdaw. com 課后答案網(wǎng)www. khdaw. com 4.4.14七段顯示譯碼電路如圖題4. 4. 14 (a)所示，對應(yīng)圖題4. 4, 14 (b)所示

34、輸人波 形，試確定顯示器顯示的字符序列 解：當(dāng)LE=O時(shí)，圖題4, 4。14 (a)所示譯碼器能正常匸作。所顯示的字符即為A2A2A1A 所表示的十進(jìn)制數(shù)，顯示的字符序列為0、1、6、9、4。當(dāng)LE由0跳變1時(shí),數(shù)字4被鎖 存，所以持續(xù)顯示4。 4. 4. 19試用4選1數(shù)據(jù)選擇器74HC153產(chǎn)生邏輯函數(shù)厶C)=工〃7(126,7). 解：71HC153的功能表如教材中表解4. 4. 19所示。根據(jù)表達(dá)式列出真值表如下。 將變量A、B分別接入地址選擇輸入端,、S。，變量C接入輸入端。從表屮可以 看岀輸出L與變帚C之間的關(guān)系，當(dāng)AB=OO時(shí),L=C,因此數(shù)據(jù)端人接C：當(dāng)AB=01 時(shí)，

35、L二C,人接C；當(dāng)AB為10和11時(shí)，L分別為0和1,數(shù)據(jù)輸入端人和人分 別接0和1。由此可得邏輯函數(shù)產(chǎn)生器，如圖解4. 4. 19所示。 輸入 輸出 A B c L 0 0 0 0 L=C 0 0 1 1 0 1 0 1 L = C 0 1 1 0 1 0 0 0 0 1 0 1 0 1 1 0 1 1 1 1 1 1 4. 4. 21應(yīng)用74HC151實(shí)現(xiàn)如下邏輯函數(shù)。 E 51 52 13 12 II 10 1/2 74HC153 圖解44 19 解：1. F = ABC

36、 + + ABC = mA + m5 4- ml D1=D4=D5=1,其他=0 2. Y =4OflOC = (4B+4B)OC=AB+ABC + (AB ^AB)C =(AB +A B)C +ABC ^ABC =AfiC+A BC+ABC + 肋C =m, + zn2 + m4 + m7 . 0。=。3 =D5 =D6 =0 D\ =D2 =D4 =D7 =1 0—c 匚 :: 匚 Y 74HC151 L^CiABCiABC Y 74HC151 Y 艸B)C (a) (b)  4, 4. 26試用數(shù)值比較器74HC85設(shè)計(jì)_個(gè)8421BCD碼有效性

37、測試電路,當(dāng)輸人 為8421BCD碼時(shí)，輸出為1,否則為0。 解：測試電路如圖題解4?4. 26所示，當(dāng)輸人的08421BCD碼小于1010時(shí)，F(xiàn)A VB輸出為1,否則0為0。 1 4. 4. 31由4位數(shù)加法器74HC283構(gòu)成的邏輯電路如圖題4。4. 31所示，M和 N為控制端，試分析該電路的功能。 解：分析圖題4?4, 31所示電路，根據(jù)MN的不同取值，確定加法器74HC283 的輸入端B3B2B1B0的值。當(dāng)MN=00時(shí)，加法器74HC283的輸人端B3B2B1BO= 0000,則加法器的輸出為S = Io當(dāng)MN=01時(shí)，輸入端B3B2BlB0=0010,加法器 的輸出S

38、 = I + 2。同理，可分析其他情況，如表題解4. 4. 31所示。 MM4.4. 31 N By 爲(wèi) 嘰 S M N 叭 % S 0 0 0 0 0 0 /?0 1 0 0 0 1 1 八3 0 1 0 0 1 0 八2 1 1 0 1 0 1 八5 該電路為町控制的加法電路。 N M  第六章習(xí)題答案 6.1.6 e知某時(shí)序電路的狀態(tài)表如表題6. 1, 6所示，輸人為A,試畫出它的狀態(tài)圖.如果 電路的初始狀態(tài)在b,輸人信號A依次是0、1、0、1、1. K b試求其相丿衛(wèi)

39、的輸出。 H6.1.6 現(xiàn)杰(S?) 次態(tài)/輸出(S"/Z) A x0 a a/0 6/0 b a/I d/1 c 6/1 e/1 d d/0 c/0 e 6/1 a/1 解：根據(jù)衣題6。1. 6所示的狀態(tài)衷，可直接畫出與英對應(yīng)的狀態(tài)圖，如圖題解6?1。6 (a) 所示。當(dāng)從初態(tài)b開始，依次輸人0、1、0、1、1、1、1信號時(shí)，該時(shí)序電路將按圖題解6. 1. 6 (b)所示的順序改變狀態(tài)，I大I而其相W的輸出為1、0、1、0、K 0、lo (a) 1/0 621試分析圖題6。2. 1 (a)所示時(shí)序電路，畫出具狀態(tài)農(nóng)和狀態(tài)圖。役電

40、路的初始狀態(tài) 為0.試畫出在圖題6. 2. 1 (b)所示波形作用下，Q和z的波形圖。 亙 Q (a) (a) -JTTLTLrLriJTriJTrL LJ l_ CP _rLTLnTLnTLn_rLrL LJ LJ 圖題6?2. 1 解：狀態(tài)方程和輸出方程： Q^1 =4e Q" Z^AQ 才 jirLruiTLnTLrLTL ，-U LJ q i~i rn z u LJ (b) 圖題解6?2. 1 624分析圖題6. 2o 4所示電路，寫出它的激勵(lì)方程組、狀態(tài)方程組和輸出方程，畫出狀 態(tài)表和狀態(tài)圖。 解：激勵(lì)方程 Jo = Q) Kq 二

41、 A Q、 JI = (2o K— 1 狀態(tài)方程 輸出方程 Z=AQ1QO 根據(jù)狀態(tài)方程組和輸出方程可列出狀態(tài)表,如表題解6. 2. 4所示,狀態(tài)圖如圖題解6。2. 4 所示。 圖題解6?2.4 625分析圖題6. 2. 5所示同步時(shí)序電路，寫出各觸發(fā)器的激勵(lì)方程、電路的狀態(tài)方程組 和輸出方程，畫出狀態(tài)表和狀態(tài)圖。 圖題6. 2.5 解：激勵(lì)方程 人=人 Kq = AQt Ji "Qo K] 人 k2=i 狀態(tài)方程—_ Q；?‘ “理;O； 代；詡（Q；+S） Q："W+4Q：S"（Q；+0：） 輸出方程 z=aq2根據(jù)狀態(tài)方程組和輸出方

42、程列出該電路的狀態(tài)表，如表題解6, 2, 5所示，狀態(tài)圖如圖題解 "6? 3.1 6。2. 5所示。 囊 SI 解 6. 2.5 Q；Q；Q： Q；?Q；y/z Q；Q；S Q；y A =0 4=1 A s 0 A =1 000 000/0 001/0 100 000/1 001/0 001 000/0 010/0 101 000/1 010/0 010 000/0 011/0 110 000/1 011/0 011 100/0 011/0 111 000/1 011/0 Q；Q； Q：“Q：?/y A

43、0 A =1 00 01/0 11/0 ? 01 10/0 00/0 10 11/0 01/0 11 00/1 10/1 6.3.1用JK觸發(fā)器設(shè)計(jì)一個(gè)同步時(shí)序電路，狀態(tài)表如卜? 解：所耍設(shè)計(jì)的電路仃4個(gè)狀態(tài)，需要用兩個(gè)JK觸發(fā)器實(shí)現(xiàn)。 (1) 列狀態(tài)轉(zhuǎn)換真值表和激勵(lì)表 由表題6。3. 1所示的狀態(tài)衣和JK觸發(fā)器的激勵(lì)農(nóng)，對列出狀態(tài)轉(zhuǎn)換典值農(nóng)和對各觸發(fā)器 的激勵(lì)信號，如表題解6. 3o 1所示。 哀?解6. 3.1 Q： Q； a Q： ?* Y 7. K\ A K。 0 0 0 0 1 0 0 X 1 X 0 0

44、1 1 1 0 1 X 1 X 0 1 0 1 ? ? 1 X X 1 0 1 1 0 0 0 ? x X 1 1 0 0 1 1 0 X ? 1 1 X 1 0 1 0 1 0 X 1 1 X 1 1 0 0 0 1 X 1 X 1 1 1 1 1 0 1 X 0 X 1 (2) 求激勵(lì)方程組和輸出方程 由表題解6?3. 1畫出各觸發(fā)器J、K端和電路輸出端y的卡諾圖,如圖題解6. 3. 1 (a) 所示。從而，得到化簡的激勵(lì)方程組 J | = K] = Qq 輸出方程 Y=Q1QO Q1QOA

45、 (a) 山輸出方程和激勵(lì)方程話電路 (b) 圖題解6.3. 1 6.3.4試用卜降沿出發(fā)的D觸發(fā)器設(shè)計(jì)一同步時(shí)序電路.狀態(tài)圖如6?3?4 (a) , SOS1S2的編 碼如 6.3.4 (a) 解：圖題6?3。4 (b)以卡諾圖方式表達(dá)出所要求的狀態(tài)編碼方案，即S0=00. Si=01, S2=10, S3為無效狀態(tài)。電路礙要兩個(gè)卜降沿觸發(fā)的D觸發(fā)器實(shí)現(xiàn)，設(shè)兩個(gè)觸發(fā)器的輸出 為Q0,輸人信號為A,輸出信號為Y 圖題6?3.4 (1) 由狀態(tài)圖可直接列出狀態(tài)轉(zhuǎn)換真值表,如農(nóng)題解6。3. 4所示。無效狀態(tài)的次態(tài)可用 無關(guān)項(xiàng)X表示。 (2) 畫岀激勵(lì)信號和輸出信號的卡

46、諾圖。根據(jù)D觸發(fā)器的特性方程，可由狀態(tài)轉(zhuǎn)換真值表 肖接畫出2個(gè)卡諾圖，如圖題解6. 3。4 (a)所示。 丨 表通解6.3.4 Q； Q； A Q；“(6) 礦(0。) Y 0 0 0 0 0 0 0 0 1 0 1 0 0 1 0 1 0 0 0 1 1 0 1 0 1 0 0 0 0 0 1 0 1 0 0 1 1 1 ■ X X X 1 1 1 X X X (3)由卡諾圖得激勵(lì)方程 D| "Qo Do = g 輸出方程 Y=AQ1 (4) 根據(jù)激勵(lì)方程組和輸出方程

47、畫出邏輯電路圖，如圖題解6. 3. 4 (b)所示。 (5) 檢査電路是否能門啟動。由D觸發(fā)器的特性方程Q-1=D,可得圖題解6. 3, 4(b) 所示電路的狀態(tài)方程組為 輸JH Y=lo如圖(c) (b) 田題解6?3.4 代入無效狀態(tài)11,可得次態(tài)為00, 6.5.1試畫出圖題6?5.1所示電路的輸出(Q3 Q0)波形，分析電路的邏輯功能。 CLK 0 111 圖題6?5. 1 解:74HC194功能由S1S0控制 00保持.01右移10左移11并行輸入 當(dāng)啟動信號端輸人一低電平時(shí)，使Sl=b這時(shí)有S。=Sl=b移位寄存器74HC194執(zhí)行并 行輸人功能,Q3

48、Q2Q1QO=D3D2D1DO=111O.啟動信號撤消后,由于Q。=0,經(jīng)兩級與 非門后,使S1-0,這時(shí)有S1SO=O1,寄存器開始執(zhí)行右移操作。在移位過程中,因?yàn)镼3Q2、 QI、Q0屮總仃一個(gè)為0,因而能夠維持S1S0-01狀態(tài)，使右移操作持續(xù)進(jìn)行下去。其移位 情況如圖題解6, 5, 1所示。 由圖題解6?5。1可知,該電路能按固定的時(shí)序輸出低電平脈沖,是一個(gè)四相時(shí)序脈沖產(chǎn)生 電路。 1 2 3 4 5 cpJl/l/LTLTL Q I 0 0 Q、 6.5.6試用上升沿觸發(fā)的D觸發(fā)器及門電路組成3位同步二進(jìn)制加1計(jì)數(shù)器：畫出邏輯圖 解：3位一.進(jìn)制計(jì)

49、數(shù)器需要用3個(gè)觸發(fā)器。因足同步計(jì)數(shù)器，故各觸發(fā)器的CP端接同一時(shí) 鐘脈沖源。 (1) 列出該計(jì)數(shù)器的狀態(tài)表和激勵(lì)表，如表題解6.5.6所示 衰題解6. 5.6 計(jì)數(shù)脈沖 ??? CP的順序 現(xiàn) 態(tài) 次 態(tài) % 激勵(lì)信號 Q； Q； Q； QV1 Q；… QJ 0 D。 0 0 0 0 0 0 1 0 0 1 1 0 0 1 0 1 0 0 1 0 2 0 1 0 0 1 1 0 1 1 3 0 1 1 1 ??0 0 1 0 0 4 1 0 0 1 0 1 1

50、0 1 5 1 0 1 1 1 0 1 1 0 6 1 1 0 一 1 1 1 1 1 1 7 1 1 1 …0 0 0 0 0 0 (2) 用尺諾圖化簡,得激勵(lì)方程 = Q2^(Q\Qo) (3) 畫出電路 02 0 0 0 Qt 0 0 A 、 1 Nl 1 1 0 fi 0 (1 1 r> 0 (1 ■■?a 0 0 —I 1 1; —■" 0 0 +— 1 11 Qo 00 00 CP 圖題解6.5.6 6

51、.5.10用JK觸發(fā)器設(shè)計(jì)一個(gè)同步六進(jìn)制加1計(jì)數(shù)器 解：需耍3個(gè)觸發(fā)器  (1)狀態(tài)表，激勵(lì)表 計(jì)數(shù)脈沖 CP的順序 現(xiàn) Q； 態(tài) QV 次 態(tài) Q：?‘ 激勵(lì)信號 Q； Q； A & 土 0 0 0 0 0 0 1 0 X 0 X 1 X 1 0 0 1 0 1 0 0 X 1 X X 1 2 0 1 0 0 1 1 0 X X 0 1 X 3 0 1 1 1 0 0 1 X X 1 X 1 4 1 0 0 1 0 1 X 0 0

52、X 1 X 5 1 0 1 0 0 0 X 1 0 X X 1 1 1 0 X X X X X X X X X 1 1 1 X X X X X X X X X 衰?解6?5.10 (2)用卡諾圖化簡得激勵(lì)方程 ［小 [J\ f 1心 k =Q I (a) (b) 圖越無6.5.10 (3) 檢査向啟動能力。 當(dāng)計(jì)數(shù)器進(jìn)入無效狀態(tài)110時(shí).在CP脈沖作用卜，電路的狀態(tài)將按 110-111 — f000變化.計(jì)數(shù)器能夠自啟動。 6.5.15試用74HCT161設(shè)計(jì)一個(gè)計(jì)數(shù)器

53、，Jt計(jì)數(shù)狀態(tài)為門然二進(jìn)制數(shù)1001?1111。 解：由設(shè)計(jì)要求可知，74HCT161在計(jì)數(shù)過程中要跳過0000?1000九個(gè)狀態(tài)而保1001? 1111 t個(gè)狀態(tài)。因此，町用“反饋吊嗷法”實(shí)現(xiàn)：令74HCT161的數(shù)據(jù)輸人端D3D2D1D0 = 1001,并將進(jìn)位信號TC經(jīng)反和器反相后加至并彳亍置數(shù)使能端上。所設(shè)汁的電路如圖題解 6o 5. 15所示。161為異步清零，同步置數(shù)。 課后答案網(wǎng)www. khdaw. com CR Do D, 6 D3 get TC CP CEP 74HCT161 >CP PE Q。Qi Q Q, 圖題解6.5. 15 6.5.18

54、試分析電路，說明電路是幾進(jìn)制計(jì)數(shù)器 解：兩片74HCT161級聯(lián)厲，最多可能冇162 = 256個(gè)不同的狀態(tài)。而用“反饋置數(shù)法”構(gòu) 成的圖題6?5。18所示電路中,數(shù)據(jù)輸人端所加的數(shù)據(jù)01010010,它所對應(yīng)的十進(jìn)制數(shù)是 82,說明該電路心置數(shù)以后從01010010態(tài)開始計(jì)數(shù)，跳過了 82個(gè)狀態(tài)。因此，該計(jì)數(shù)器的 模M-255-82 = 174,即-百七十四進(jìn)制計(jì)數(shù)器。 ZP o o 0 6.5.19試用74HCT161構(gòu)成同步二十四一制計(jì)數(shù)器，要求采用兩種不同得方法。 解：因?yàn)镸=24,仃16VMV256,所以耍用兩片74HCT16K將兩芯片的CP端直接與計(jì)數(shù) 脈沖相連，

55、構(gòu)成同步電路,并將低位芯片的進(jìn)位信號連到高位芯片的計(jì)數(shù)使能端。用“反饋 清零法”或“反饋置數(shù)法”跳過256-24=232個(gè)多余狀態(tài). 反饋清零法：利用74HCT161的“異步淸零”功能，在第24個(gè)計(jì)數(shù)脈沖作用后，電路的輸 出狀態(tài)為00011000時(shí)，將低位芯片的Q3及拓位芯片的Q0信號經(jīng)與非門產(chǎn)生消零信號，輸 出到兩芯片的異步淸零端，使計(jì)數(shù)器從00000000狀態(tài)開始巫新計(jì)數(shù)。其電各如圖題解6.5.19 (a)所示。 反饋置數(shù)法：利用74HCT161的“同步預(yù)置”功能，在兩片74HCT161的數(shù)據(jù)輸入端上從高 位到低位分別加上11101000 (對應(yīng)的十進(jìn)制數(shù)是232),并將高位芯片的進(jìn)

56、位信號經(jīng)反相器 接至并彳亍置數(shù)使能端。這樣，在第23個(gè)計(jì)數(shù)脈沖作用后，電路輸出狀態(tài)為11111111,使進(jìn) 位信號TC=1,將并行置數(shù)使能端置零。在第24個(gè)計(jì)數(shù)脈沖作用后，將11101000狀態(tài)置人 計(jì)數(shù)器，并從此狀態(tài)開始乘新計(jì)數(shù)。其電路如圖題解6。5?19 (b)所示。 課后答案網(wǎng)www. khdaw. com 課后答案網(wǎng)www. khdaw. com 1 0 0 0 1 (b) 圖題解6.5. 19 課后答案網(wǎng)www. khda

57、w. com 第七章習(xí)題答案 7.1.1指出卜冽存儲系統(tǒng)并具仃多少個(gè)存儲單尤，至少需要幾根地址線利數(shù)據(jù)線。 (1) 64KX1 (2) 256KX4 (3) 1NIX1 (4) 128KX8 解：求解本題時(shí)，只要弄消以卜兒個(gè)關(guān)系就能很容易得到結(jié)果： 存儲單元數(shù)■字?jǐn)?shù)X位數(shù) 地址線根數(shù)(地址碼的位數(shù))11與字?jǐn)?shù)N的關(guān)系為：N-2n 數(shù)據(jù)線根數(shù)=位數(shù) ⑴存儲單兀Z64KX1Z64K (注：1K=1O24)；因?yàn)?64K=2。，即亢=16,所以地址 線為16根；數(shù)據(jù)線根數(shù)等位數(shù)，此處為1根。 同理得： (2) 1M個(gè)存儲單元，18根地址線，4根數(shù)據(jù)線。 (3) 1M個(gè)存儲單

58、尤，18根地址線，1根數(shù)據(jù)線。 ！ _ (4) 1M個(gè)存儲單元，17根地址線，8根數(shù)據(jù)線。 7.1.2設(shè)存儲器的起始地址為全0,試指出卜?列存儲系統(tǒng)的最高地址為多少？ (1) 2KX1 (2) 16KX4 (3) 256KX32 解：因?yàn)榇鎯ο到y(tǒng)的址高地址=字?jǐn)?shù)卜起始地址一 1.所以它們的I?六進(jìn)制地址是： (1) 7FFH (2) 3FFFH (3) 3FFFFH 7, 2. 4 一個(gè)W 1MX1位的DRAM,采用地址分時(shí)送人的方法，芯片應(yīng)具有兒條地址線？ 解：由J- 1M=21OX210,即行和列共需20根地址線。所以,采用地址分時(shí)送人的方法，芯片 應(yīng)具有10根地址線。 7

59、. 2. 5試用一個(gè)貝?冇片選使能CE、輸出使能OE、讀寫控制WE、容起為8KX8位的sRANI 芯片，設(shè)計(jì)一個(gè)16KX16位的存儲器系統(tǒng)，試畫出其邏輯圖。 解：采川8KX8位的SRAM構(gòu)成16KX 16位的〃儲器系統(tǒng)，必須同時(shí)進(jìn)彳擴(kuò)展和位擴(kuò)展。 用2片8KX8位的芯片，通過位擴(kuò)展構(gòu)成8KX16位系統(tǒng)，此時(shí)需耍增加8根數(shù)據(jù)線。耍將 8KX 16位擴(kuò)展成16KX 16位的存儲器系統(tǒng)，還必須進(jìn)行字?jǐn)U展。因此還需2片8KX8位的 芯片通過同樣的位擴(kuò)展，構(gòu)成8KX 16位的存儲系統(tǒng).再與另一個(gè)8KX 16位存儲系統(tǒng)進(jìn)行 字?jǐn)U展,從而實(shí)現(xiàn)16KX16位的存儲器系統(tǒng),此時(shí)還需增加1根地址線。系統(tǒng)共需要4片 8KX8位的SRAM芯片。 用增加的地址線A13控制片選使能CE便可實(shí)現(xiàn)字?jǐn)U展，兩片和同地址的SRAM町構(gòu)成16 位數(shù)據(jù)線。其邏輯圖如圖題解7。2. 5所示。其中(0)和(1)、(2)和(3)分別構(gòu)成為個(gè) 8KX 16位存儲系統(tǒng):非門將A13反相,并將A13和/A13分別連接到兩組8KX 16的片選使 能端CE上，實(shí)現(xiàn)字?jǐn)U展。 Dr% 圖題解7. 2.5