微型計算機原理與接口技術(shù)：第2章 微型處理器與總線

《微型計算機原理與接口技術(shù)：第2章 微型處理器與總線》由會員分享，可在線閱讀，更多相關(guān)《微型計算機原理與接口技術(shù)：第2章 微型處理器與總線（117頁珍藏版）》請在裝配圖網(wǎng)上搜索。

1、第2章 微型處理器與總線2.1 微處理器概述 微處理器是計算機的核心部件，具有下面幾個特點：能夠進(jìn)行算術(shù)運算和邏輯運算；能對指令進(jìn)行譯碼，寄存并執(zhí)行指令所規(guī)定的操作具有與存儲器和I/O接口進(jìn)行數(shù)據(jù)通信的能力少量數(shù)據(jù)的暫存能夠提供系統(tǒng)所需要的定時和控制信號能夠響應(yīng)輸入輸出設(shè)備發(fā)出的中斷請求 人們常說的16位機，32位機是表示計算機中微處理器內(nèi)部數(shù)據(jù)總線的寬度-CPU可以同時操作的二進(jìn)制碼的位數(shù)。現(xiàn)在的CPU都是32位的。一、運算器運算器運算器的組成算術(shù)邏輯單元:它的內(nèi)部包括加、減、乘、除運算的加法器，及實現(xiàn)與、或、非、異或等邏輯運算功能的部件。通用或?qū)Ｓ眉拇嫫鹘M：提供操作數(shù)和暫存中間運算結(jié)果及結(jié)

2、特征；內(nèi)部總線：用于傳送數(shù)據(jù)和指令運算器的結(jié)構(gòu)按內(nèi)部總線數(shù)量不同分為：1、單總線結(jié)構(gòu)運算器寄存器組ABALU所有部件通過一條內(nèi)部總線傳遞信息，任何時刻只有一組數(shù)據(jù)從源部件傳送到目標(biāo)部件。當(dāng)要進(jìn)行一次雙操作數(shù)的運算時，首先通過總線將第一個操作數(shù)放入鎖存器A或B中，然后現(xiàn)通過總線傳送另一個操作數(shù)到另一個鎖存器中，之后進(jìn)入ALU進(jìn)行運算。運算結(jié)果再通過總線送到內(nèi)部通用寄存器。特點：結(jié)構(gòu)簡單，但速度比較慢。2、雙總線結(jié)構(gòu)運算器寄存器組緩沖區(qū)BUSBUSALU雙總線結(jié)構(gòu)在運算器內(nèi)部用兩條總線來傳送數(shù)據(jù)，參加運算的操作數(shù)可以同時通過兩條總線送到ALU進(jìn)行運算，運算結(jié)果經(jīng)緩沖器再通過任意一條總線送到通用寄存

3、器。特點：運算速度比單總線結(jié)構(gòu)要快。3、三總線結(jié)構(gòu)運算器寄存器組旁路器BUSALU它用兩條總線來傳送操作數(shù)，一條專門用于傳送運算結(jié)果。特點：只要ALU運算速度足夠快，全部操作可一步完成。二、二、控制器控制器的作用：控制程序的執(zhí)行，必須具備以下幾處功能1、完成指令控制 指令在存儲器中是連續(xù)存放的，一般情況下，指令被按照順序一條條取出執(zhí)行，只有在碰到轉(zhuǎn)移指令時才會改變順序?？刂破饕芨鶕?jù)指令所在的地址按順序或在遇到轉(zhuǎn)移指令時按照轉(zhuǎn)移地址取出指令，分析指令，傳送必要的操作數(shù)，并在指令執(zhí)行結(jié)束后存放運算結(jié)果。2、實現(xiàn)時序控制 指令的執(zhí)行是在時鐘信號的控制下進(jìn)行的。一條指令的執(zhí)行時間為指令周期。不同的指

4、令周期中所包含的機器周期數(shù)是不相同的。而一個機器周期中包含多少節(jié)拍也是不一樣的。時序信號由控制器產(chǎn)生，使系統(tǒng)按一定的時序關(guān)系進(jìn)行工作。3、完成操作控制、根據(jù)指令流程，確定在指令周期的各個節(jié)拍中要產(chǎn)生的微操作控制信號，以有效地完成各條指令的操作過程。、還要對異常情況及某些外部請求的處理能力?？刂破鞯慕M成：程序計數(shù)器PC：用來存放下一條要執(zhí)行的指令在存儲器中的地址指令寄存器IR：用來存放從存儲器中取出的待執(zhí)行的指令。指令譯碼器ID：對指令寄存器中的指令進(jìn)行“翻譯”以確定進(jìn)行什么操作；時序控制器：產(chǎn)生計算機工作中所要的各種時序信號；微操作控制部件：用于產(chǎn)生與各條指令相對應(yīng)的微操作。一條指令的功能是通

5、過按一定次序執(zhí)行一系列基本操作完成的。微操作控制指令譯碼指令寄存器地址加法器程序計數(shù)器時序邏輯自存儲器至存儲器各部件微操作控制信號：控制器結(jié)構(gòu)示意圖核心部件2.2 8088/8086微處理器主要內(nèi)容：主要內(nèi)容：1.8088CPU外部引線及功能；2.8088CPU的內(nèi)部結(jié)構(gòu)和特點；3.各內(nèi)部寄存器的功能；4.8088的工作時序概述概述 8088、8086基本類似16位CPU、AB寬度20位差別：1.指令預(yù)取隊列：8088為4字節(jié)，8086為6字節(jié)2.數(shù)據(jù)總線引腳：8088有8根，8086有16根3.控制線引腳：8088為IO/M，而8086為M/IO8088為準(zhǔn)16位CPU，內(nèi)部DB為16位，但

6、外部僅為8位，16位數(shù)據(jù)要分兩次傳送本課程主要介紹8088（IBM PC采用）一.8088/8086 CPU的的特點特點1、采用并行流水線工作方式2、對內(nèi)存空間實行分段管理：每段大小為每段大小為16B16B64KB64KB用段地址和段內(nèi)偏移實現(xiàn)對用段地址和段內(nèi)偏移實現(xiàn)對1 1MBMB空間的尋址空間的尋址設(shè)置地址段寄存器指示段的首地址設(shè)置地址段寄存器指示段的首地址3、支持多處理器系統(tǒng)（最大模式）；指令的一般執(zhí)行過程：取指令 指令譯碼 讀取操作數(shù) 執(zhí)行指令 存放結(jié)果1.8088/8086的指令流水線串行和并行方式的指令流水線：串行和并行方式的指令流水線：串行工作方式：BIU（總線接口單元）和EU（

7、執(zhí)行單元）交替工作，按順序完成上述指令執(zhí)行過程;并行工作方式：BIU和EU可同時工作。串行串行工作方式：工作方式：8088以前的CPU采用串行工作方式：1）CPU訪問存儲器(存取數(shù)據(jù)或指令)時要等待總線操作的完成 2）CPU執(zhí)行指令時總線處于空閑狀態(tài) 缺點：CPU無法全速運行 解決：總線空閑時預(yù)取指令，使CPU需要指令時能立刻得到取指令1執(zhí)行1取操作數(shù)2執(zhí)行2CPUBUS忙碌忙碌忙碌忙碌存結(jié)果1取指令2取指令和執(zhí)行指令示意圖（1）8位CPU（如8080）tnT 30tt忙忙忙總線BUSCPU取指1分析指令1執(zhí)行指令1取指2分析指令2執(zhí)行指令2取指3分析指令3執(zhí)行指令3將指令的執(zhí)行過程簡化為三步

8、，并設(shè)這三步所要的時間完全相等都是執(zhí)行n條指令所要的時間為：若不考慮取操作數(shù)和寫結(jié)果，將指令的執(zhí)行過程可簡化為三步，并設(shè)這三步所要的時間完全相等，都為 ，采用順序執(zhí)行方式執(zhí)行n條指令所要的時間為ttnT 30并行并行工作方式：工作方式：8088CPU采用并行工作方式忙碌并行執(zhí)行n條指令所要的時間為：tntntT)2()1(30取指令2 取操作數(shù)BIU存結(jié)果取指令3 取操作數(shù) 取指令4執(zhí)行1執(zhí)行2執(zhí)行3 EUBUS忙碌忙碌忙碌忙碌忙碌 CPU忙碌8088/8086的流水線操作1.8088 CPU包括兩大部分：EU（執(zhí)行單元）和BIU（總線接口單元）、BIU不斷地從存儲器取指令送入IPQ（指令預(yù)取

9、列（指令預(yù)取列隊），隊），EU不斷地從IPQ取出指令執(zhí)行、EU和BIU構(gòu)成了一個簡單的2工位流水線流水線、指令預(yù)取隊列指令預(yù)取隊列IPQ是實現(xiàn)流水線操作的關(guān)鍵（類似于工廠流水線的傳送帶）2.新型CPU將一條指令劃分成更多的階段，以便可以同時執(zhí)行更多的指令例如，PIII為14個階段，P4為20個階段(超級流水線)結(jié)論結(jié)論指令預(yù)取隊列IPQ的作用：使EU和BIU兩個部分可同時進(jìn)行工作，從而帶來了以下兩個好處：1、提高了CPU的效率2、降低了對存儲器存取速度的要求2.內(nèi)存的分段管理技術(shù) 8088的CPU的內(nèi)部結(jié)構(gòu)都是16位的，內(nèi)部總線只能傳送16位二進(jìn)制碼。如果用二進(jìn)制碼表示地址，8088就只能產(chǎn)生

10、64K個地址。為了提高系統(tǒng)的執(zhí)行速度，8088將內(nèi)存空間分為多個邏輯段，每個邏輯段最大為64K個單元，段內(nèi)每個單元的地址碼（偏移地址）長度為16位。再為每個段設(shè)置段地址（段基地址），以區(qū)分不同的邏輯段。8088CPU內(nèi)部具有專門存放段地址的段寄存器和存放偏移地址的地址寄存器，將兩類不同寄存器的內(nèi)容送入地址加法器合成，形成了指向內(nèi)存某一具體單元的地址（物理地址）3.支持多處理器系統(tǒng)支持多處理器系統(tǒng) 8088具有最小和最大兩種工作模式及內(nèi)置的多任務(wù)處理能力，可通過模式選擇引腳進(jìn)行選擇。最小模式也稱為單處理器模式。此時CPU僅支持由少量設(shè)備組成的單處理機系統(tǒng)而不支持多處理器結(jié)構(gòu)。系統(tǒng)控制總線的信號由

11、8088CPU直接產(chǎn)生，且構(gòu)成的系統(tǒng)不能進(jìn)行DMA（直接存儲器存?。﹤魉汀Ｗ畲竽Ｊ揭卜Q多處理模式，此時CPU能支持系統(tǒng)總線上的多個處理器，由總線控制器提供所有總線控制信號和命令信號。二、二、8088 CPU的引線及功能的引線及功能40引腳定義方法可大致分為：每個引腳只傳送一種信息（RD等）；引腳電平的高低不同的信號（IO/M等）；CPU工作于不同方式有不同的名稱和定義（WR/LOCK 等）；分時復(fù)用引腳（AD7 AD0 等）；引腳的輸入和輸出分別傳送不同的信息（RQ/GT等）。地址地址/數(shù)據(jù)線數(shù)據(jù)線地址地址/狀態(tài)線狀態(tài)線非屏蔽中斷非屏蔽中斷可屏蔽中斷請求可屏蔽中斷請求最小最大模式控制最小最大模

12、式控制MN/MX=1,最小模式最小模式MN/MX=0,最大模式最大模式讀信號讀信號總線保持請求信號總線保持請求信號總線保持相應(yīng)信號總線保持相應(yīng)信號寫信號寫信號存儲器存儲器/IO控制信號控制信號M/IO=1,選中存儲器選中存儲器M/IO=0,選中選中IO接口接口數(shù)據(jù)發(fā)送數(shù)據(jù)發(fā)送/接收信號接收信號DT/R=1,發(fā)送發(fā)送DT/R=0,接收接收數(shù)據(jù)允許信號數(shù)據(jù)允許信號地址允許信號地址允許信號中斷響應(yīng)信號中斷響應(yīng)信號測試信號測試信號:執(zhí)行執(zhí)行WAIT指令，指令，CPU處于空轉(zhuǎn)等待處于空轉(zhuǎn)等待;TEST有效時有效時,結(jié)束等待狀態(tài)。結(jié)束等待狀態(tài)。準(zhǔn)備好信號準(zhǔn)備好信號:表示內(nèi)存表示內(nèi)存或或I/O設(shè)備準(zhǔn)備好，設(shè)

13、備準(zhǔn)備好，可以進(jìn)行數(shù)據(jù)傳輸?？梢赃M(jìn)行數(shù)據(jù)傳輸。復(fù)位信號復(fù)位信號地址狀態(tài)復(fù)用引腳地址地址/數(shù)據(jù)線數(shù)據(jù)線非屏蔽中斷非屏蔽中斷可屏蔽中斷請求可屏蔽中斷請求最小最大模式控制最小最大模式控制MN/MX=1,最小模式最小模式MN/MX=0,最大模式最大模式讀信號讀信號總線保持請求信號總線保持請求信號寫信號寫信號存儲器存儲器/IO控制信號控制信號M/IO=1,選中存儲器選中存儲器M/IO=0,選中選中IO接口接口數(shù)據(jù)允許信號數(shù)據(jù)允許信號測試信號測試信號:執(zhí)行執(zhí)行WAIT指令，指令，CPU處于空轉(zhuǎn)等待處于空轉(zhuǎn)等待;TEST有效時有效時,結(jié)束等待狀態(tài)。結(jié)束等待狀態(tài)。準(zhǔn)備好信號準(zhǔn)備好信號:表示內(nèi)存表示內(nèi)存或或I/

14、O設(shè)備準(zhǔn)備好，設(shè)備準(zhǔn)備好，可以進(jìn)行數(shù)據(jù)傳輸?？梢赃M(jìn)行數(shù)據(jù)傳輸。復(fù)位信號復(fù)位信號地址狀態(tài)復(fù)用引腳地址允許信號地址允許信號1、主要引線（、主要引線（最小模式最小模式下）下）8088是工作在最小還是最大模式由MN/MX端狀態(tài)決定：MN/MX=0時工作于最大模式，反之工作于最小模式。數(shù)據(jù)信號線(DB)與地址信號線(AB)：AD7AD0：地址、數(shù)據(jù)分時復(fù)用的雙向信號線，三態(tài)。當(dāng)ALE=1有效時為地址的低8位。當(dāng)（數(shù)據(jù)允許信號）DEN=0時，傳送數(shù)據(jù)信號，此時為雙向。A19A16：地址、狀態(tài)復(fù)用引腳，三態(tài)輸出。在某一時刻輸出高4位地址信號，另外時刻，送出狀態(tài)信號S6-S3分時復(fù)用。S6恒等于0，S5為指示

15、中斷允許標(biāo)志IF狀態(tài)，S4，S3組合指示CPU當(dāng)前正使用的段寄存器。如表2-1。A15A8：中8位地址信號，三態(tài)輸出。CPU尋址內(nèi)存或接口時，輸出中8位地址信號。主要的控制主要的控制(CB)和狀態(tài)信號和狀態(tài)信號WR：三態(tài)，輸出。寫命令信號，低電平有效；RD：三態(tài)，輸出。讀命令信號，低電平有效；IO/M：三態(tài)，輸出。指出當(dāng)前訪問的是存儲器還是I/O接口。高電平：I/O接口，低電平：內(nèi)存 DEN：三態(tài)，輸出。數(shù)據(jù)允許信號，低電平時，表示DB上的數(shù)據(jù)有效；RESET：輸入，系統(tǒng)復(fù)位輸入信號；為高時，CPU執(zhí)行復(fù)位；復(fù)位后CPU內(nèi)部寄存器狀態(tài)如表2-3。ALE：三態(tài)，輸出，地址鎖存信號。高：AB地址有

16、效；DT/R：三態(tài)，輸出。數(shù)據(jù)傳送方向控制信號，高：CPU輸出，低：CPU輸入。例例：當(dāng)WR=1，RD=0，IO/M=0時，表示CPU當(dāng)前正在進(jìn)行讀存儲器操作。READY信號信號(輸入輸入)：T T1 1T T2 2T T3 3TwaitTwaitT T4 4用于協(xié)調(diào)用于協(xié)調(diào)CPU與存儲器、與存儲器、I/O接口之間的速度差異接口之間的速度差異READY信號由存儲器或信號由存儲器或I/O接口發(fā)出。它是高電平接口發(fā)出。它是高電平有效。有效。READY=0時，時，CPU就在就在T3后插入后插入TW周期，插入的周期，插入的TW個數(shù)取決于個數(shù)取決于READY何時變?yōu)楦唠娖?。何時變?yōu)楦唠娖?。中斷請求和響?yīng)

17、信號中斷請求和響應(yīng)信號INTR：輸入，可屏蔽中斷請求輸入端。高電平：有INTR中斷請求 NMI：輸入，非屏蔽中斷請求輸入端。低高（上升沿），有NMI中斷請求 INTA：中斷響應(yīng)輸出，對INTR信號的響應(yīng)?？偩€保持信號 HOLD：輸入總線保持請求信號輸入端。當(dāng)CPU以外的其他設(shè)備(如DMA)要求占用總線時，通過該引腳向CPU發(fā)出請求。HLDA：總線保持響應(yīng)信號輸出，對HOLD信號的響應(yīng)。為高電平時，表示CPU已放棄總線控制權(quán)，所有三態(tài)信號線如讀、寫信號線，地址信號等均變?yōu)楦咦锠顟B(tài)。2、最大模式下的引腳1）、總線周期狀態(tài)信號輸出S2，S1，S0指出當(dāng)前總線周期操作的類型，低電平有效。如，中斷響應(yīng)、

18、讀寫存貯器或IO端口等。此信號送至總線控制器8288，以產(chǎn)生相應(yīng)的總線控制信號。2）、總線請求/總線響應(yīng)信號RQ/GT1，RQ/GT0提供2路其他主控設(shè)備發(fā)出總線請求信號和CPU的響應(yīng)信號。當(dāng)其它設(shè)備的總線控制設(shè)備要使用系統(tǒng)總線時，產(chǎn)生一個總線請求信號，并送到RQ/GT引腳，類似最小模式下的HOLD信號。CPU檢測到請求后，在下一個T4或T1期間在RQ/GT送出一個總線響應(yīng)信號。4、指令隊列狀態(tài)信號輸出QS1，QS0提供當(dāng)前的指令隊列狀態(tài)。QS1 QS0 含義0 0 無操作0 1 取走指令第1字節(jié)代碼1 0 隊列空（取完）1 1 取走指令后續(xù)字節(jié)代碼3、總線封鎖信號輸出LOCK當(dāng)LOCK=0（

19、有效）時，CPU封鎖總線不允許其他總線部件占用總線。三、8088CPU的功能結(jié)構(gòu)8088內(nèi)部由兩部分組成：執(zhí)行單元（EU）總線接口單元（BIU）CXAXDXFLAGS暫存寄存器ALUSPDIBHBLAHALDHCHCLDLBPSIEU控制部件1 2 3 4總線控制邏輯SS內(nèi)部通信寄存器ESDSCSIP地址加法器BX通用寄存器組ALU數(shù)據(jù)總線16位指令列隊地址總線20位數(shù)據(jù)總線16位8080總線8位Q總線1.8088CPU內(nèi)部結(jié)構(gòu)EUBIU執(zhí)行單元執(zhí)行單元EU功能:執(zhí)行指令 從指令隊列中取指令代碼 譯碼 在ALU中完成數(shù)據(jù)的運算 運算結(jié)果的特征保存在標(biāo)志寄存器FLAGS中。執(zhí)行單元執(zhí)行單元EU包

20、括包括 算術(shù)邏輯單元（運算器ALU）8個通用寄存器（通用Regs）1個標(biāo)志寄存器（Flags）EU部分控制電路（部分CU）總線接口單元總線接口單元BIU功能：1 1、從內(nèi)存中、從內(nèi)存中取指令取指令送入指令預(yù)取隊列送入指令預(yù)取隊列IPQIPQ2 2、負(fù)責(zé)與內(nèi)存或輸入、負(fù)責(zé)與內(nèi)存或輸入/輸出接口之間的輸出接口之間的數(shù)據(jù)數(shù)據(jù)傳送傳送 在執(zhí)行轉(zhuǎn)移程序時，BIU使指令預(yù)取隊列IPQ復(fù)位，從指定的新地址取指令，并立即傳給執(zhí)行單元執(zhí)行?？偩€接口單元總線接口單元BIU的組成 段寄存器 指令指針寄存器 指令隊列 地址加法器 總線控制邏輯2.8088的內(nèi)部寄存器的內(nèi)部寄存器含14個16位寄存器，按功能可分為三類

21、8個通用寄存器（通用Regs）4個段寄存器 （Seg Regs）2個控制寄存器（Con Regs）專用專用Regs通用寄存器通用寄存器（通用Regs）數(shù)據(jù)寄存器（AX，BX，CX，DX）地址指針寄存器（SP，BP）變址寄存器（SI，DI）數(shù)據(jù)寄存器數(shù)據(jù)寄存器 8088含4個16位數(shù)據(jù)寄存器，它們又可分為8個8位寄存器，即：AX AH，AL BX BH，BL CX CH，CL DX DH，DL作用:常用來存放參與運算的操作數(shù)或運算結(jié)果數(shù)據(jù)寄存器特有的數(shù)據(jù)寄存器特有的習(xí)慣用法習(xí)慣用法 AX：累加器。多用于存放中間運算結(jié)果;所有I/O指令必須都通過AX 與接口傳送信息.BX：基址寄存器。在間接尋址中

22、用于存放基地址；CX：計數(shù)寄存器。用于在循環(huán)或串操作指令中存放 循環(huán)次數(shù)或重復(fù)次數(shù).DX：數(shù)據(jù)寄存器。在32位乘除法運算時存放高16位數(shù);在間接尋址的I/O指令中存放I/O端口地址。地址指針寄存器地址指針寄存器SP：堆棧指針寄存器.其內(nèi)容為棧頂?shù)钠频刂?；BP：基址指針寄存器.常用于在訪問內(nèi)存時存放內(nèi)存單元的偏移地址。BX與與BP在應(yīng)用上的區(qū)別在應(yīng)用上的區(qū)別相同點:作為通用寄存器，二者均可用于存放數(shù)據(jù)；不同點:作為基址寄存器，BX通常用于尋址數(shù)據(jù)段；BP通常用于尋址堆棧段。BX一般與DS或ES搭配使用;BP一般與SS拾配.注：注：間接尋址時間接尋址時 僅僅BX、BP、SI、DI可用于存儲器尋址

23、；可用于存儲器尋址；僅僅DX可用于可用于I/O尋址。尋址。變址寄存器變址寄存器SI：源變址寄存器DI：目標(biāo)變址寄存器作用:變址寄存器常用于指令的間接尋址或變址尋址。特別是在串操作指令中，用SI存放源操作數(shù)的偏移地址，而用DI存放目標(biāo)操作數(shù)的偏移地址。段寄存器段寄存器（專用Seg Regs）作用:用于存放邏輯段的段基地址 (邏輯段的概念后面將要介紹)CS：代碼段寄存器 代碼段用于存放指令代碼 DS：數(shù)據(jù)段寄存器 ES：附加段寄存器 數(shù)據(jù)段和附加段用來存放操作數(shù) SS：堆棧段寄存器 堆棧段用于存放返回地址，保存寄存器內(nèi)容，傳遞參數(shù)數(shù)據(jù)段DS/ES代碼段CS堆棧段SS控制寄存器控制寄存器（專用Con

24、 Regs）IP：指令指針寄存器，其內(nèi)容為下一條 要執(zhí)行的指令的偏移地址FLAGS：標(biāo)志寄存器狀態(tài)標(biāo)志狀態(tài)標(biāo)志：存放運算結(jié)果的特征 6個狀態(tài)標(biāo)志位(CF，SF，AF，PF，OF，ZF)控制標(biāo)志控制標(biāo)志：控制某些特殊操作 3個控制標(biāo)志位(IF，TF，DF)ODITSZAPC1502467891011FLAGS四、存儲器四、存儲器的的尋址尋址物理地址8088：20根地址線，可尋址220=1MB個存儲單元CPU送到AB上的20位的地址稱為物理地址物理地址 物理地址物理地址物理地址.60000H 60001H 60002H 60003H 60004H.12HF0H1BH08H存儲器的操作完全基于存儲器

25、的操作完全基于物理地址。物理地址。問題：問題：80888088的內(nèi)部總線和內(nèi)部的內(nèi)部總線和內(nèi)部寄存器均為寄存器均為1616位，如何位，如何生成生成2020位地址位地址？解決：解決：存儲器分段存儲器分段存儲器分段高地址低地址段基址段基址段基址段基址最大最大64KB，最小，最小16B段i-1段i段i+1邏輯地址邏輯地址段基地址和段內(nèi)偏移組成了邏輯地址 段地址段地址 偏移地址偏移地址(偏移量偏移量)格式為：段地址:偏移地址 物理地址=段基地址16+偏移地址60002H00H12H60000H0 0 0 0段基地址（段基地址（16位）位）段首地址段首地址 偏移地址=0002HBIU中的地址加法器用來實

26、現(xiàn)邏輯地址到物理地址的變換8088 可同時訪問4個段，4個段寄存器中的內(nèi)容指示了每個段的基地址段基址段基址段內(nèi)偏移段內(nèi)偏移物理地址物理地址+16位20位0000默認(rèn)段和偏移寄存器8086規(guī)定了訪問存儲器段的規(guī)則：此規(guī)則定義了段地址寄存器和偏移地址寄存器的組合方式，其默認(rèn)規(guī)則如下表：段地址默認(rèn)偏移地址用于訪問CSIP指令SSSP、BP堆棧中的數(shù)據(jù)DSBX、DI、SI、8位或16位數(shù)數(shù)據(jù)段中的數(shù)據(jù)ES串指令的DI目標(biāo)串操作數(shù)已知CS=1055H，DS=250AH，ES=2EF0H，SS=8FF0H，DS段有一操作數(shù)，其偏移地址=0204H，1)畫出各段在內(nèi)存中的分布 2)指出各段首地址 3)該操作

27、數(shù)的物理地址=？10550H250A0H2EF00H8FF00HCSSS CSDSES解：解：各段分布及段首址見右圖所示。各段分布及段首址見右圖所示。操作數(shù)的物理地址為：操作數(shù)的物理地址為：250AH16H+0204H=252A4H這個例子說明：這個例子說明：段與段可以不連續(xù)段與段可以不連續(xù) 段之間可以重疊段之間可以重疊堆棧及堆棧段的使用堆棧及堆棧段的使用操作規(guī)則:內(nèi)存中一個按FILO方式（先進(jìn)后出）操 作的特殊區(qū)域。兩種操作:每次壓棧和退棧均以WORD（16位）為 單位，先進(jìn)高位，再入棧低8位。操作指示:SS存放堆棧段地址，SP存放段內(nèi)偏 移，SS:SP構(gòu)成了堆棧指針。作用:堆棧用于存放返回

28、地址、過程參數(shù)或需要 保護的數(shù)據(jù);常用于響應(yīng)中斷或子程序調(diào)用。堆棧操作示例SPSSSS壓棧前壓棧前退棧后退棧后高低低高高12HSSF0HSP壓棧后壓棧后低高SPSPSPF0H12HSP例：(1)若已知（SS）=1000H（SP）=2000H 則堆棧段的段首地址=？棧頂?shù)刂?？(2)若現(xiàn)在把1234H送入堆棧，則它所在的存儲單元地址=？(3)若該段最后一個單元地址為12FFFH，則棧底地址=？段首棧底棧頂堆棧段解解:(1)段首地址段首地址=10000H,棧頂?shù)刂窏ｍ數(shù)刂?10000+2000=12000H(2)低低8位數(shù)據(jù)位數(shù)據(jù)34H在在11FFEH地址中地址中,而高而高8位數(shù)據(jù)位數(shù)據(jù)12H在在

29、11FFFH中中 (3)棧底地址棧底地址=13000H12H34H五、五、8088CPU的工作時序的工作時序時序的概念：CPU各引腳信號在時間上的關(guān)系。時鐘周期：每個時鐘脈沖的持續(xù)時間成為一個時鐘周期，用Ti表示，由時鐘發(fā)生器產(chǎn)生，是CPU工作的基本時間單位。PC/XT時鐘頻率4.77MHz，時鐘周期是210ns?？偩€周期：CPU完成一次訪問內(nèi)存(或接口)操作所需要的時間。8088執(zhí)行存儲器讀或存儲器寫操作需用4個時鐘周期。8088的總線周期由4個時鐘周期組成，稱為T1、T2、T3、T4狀態(tài)；指令周期P：由若干個總線周期組成。是從取指令開始到指令執(zhí)行完畢所需要的時間。一個總線周期時鐘發(fā)時鐘發(fā)生

30、器生器RES8284CLKRESET8088IO/MRDWRALEA19A16A15A8n+5VMN/MX l一個典型的總線周期一個典型的總線周期T1T2T3T4地址輸出地址輸出狀態(tài)輸出狀態(tài)輸出地址輸出地址輸出地址輸出地址輸出數(shù)據(jù)輸入數(shù)據(jù)輸入低電平低電平=讀存儲器，高電平讀存儲器，高電平=讀讀I/O接口接口CLKA19S6A16S3A15A8AD7AD0ALEIO/MDT/RDEN圖 2-11 8088讀總線周期RDT1T2T3T4低電平，CPU從存儲器或接口讀數(shù)據(jù)一個總線周期一個總線周期地址輸出地址輸出狀態(tài)輸出狀態(tài)輸出地址輸出地址輸出地址輸出地址輸出數(shù)據(jù)輸入數(shù)據(jù)輸入低電平低電平=寫存儲器，高

31、電平寫存儲器，高電平=寫寫I/O接口接口T1T2T3T4CLKA19S6A16S3A15A8AD7AD0ALEIO/MWRDT/RDEN一個總線周期一個總線周期地址輸出地址輸出狀態(tài)輸出狀態(tài)輸出地址輸出地址輸出地址輸出地址輸出數(shù)據(jù)輸入數(shù)據(jù)輸入低電平低電平=寫存儲器，高電平寫存儲器，高電平=寫寫I/O接口接口T1T2T3T4CLKA19S6A16S3A15A8AD7AD0ALEIO/MWRDT/RDEN圖 2-12 8088寫總線周期利用READY信號，使CPU達(dá)到可靠地讀寫內(nèi)存和I/O接口的目的 2.3 80386微處理器微處理器 80386是32位微處理器,分為80386SX 和80386DX

32、兩種型號。80386DX是標(biāo)準(zhǔn)32位微處理器，80386SX是“準(zhǔn)32位”微處理器。80386有以下特點：80386由6個邏輯單元組成，按流水線方式工作，運行速度4MIPS，與CPU之間的數(shù)據(jù)傳輸速度為32MB/S。多任務(wù)處理更容易，硬件支持多任務(wù)。硬件支持段式管理和頁式管理，易于實現(xiàn)虛擬存儲系統(tǒng)。硬件支持DEBUG功能，并可設(shè)置數(shù)據(jù)斷點和ROM斷點。4級特權(quán)級別：0級的優(yōu)先級最高，其次為1、2、3級。具有自動總線功能，CPU讀/寫數(shù)據(jù)的寬度可以在32位和16位之間自由進(jìn)行轉(zhuǎn)換。地址信號線擴充到32根，可以尋址4GB空間。采用高性能協(xié)處理器80387，具備了很強的浮點運算能力和很高的運算速度。

33、在每條指令執(zhí)行期間，CPU需要進(jìn)行類型、內(nèi)存越界等保護特性檢查。8038680386的邏輯部件：的邏輯部件：80386內(nèi)部分為三大部分：總線接口部件、中央處理部件和存儲器管理部件。中央處理部件又分成指令預(yù)取部件、指令譯碼部件和指令執(zhí)行部件。控制 部件 測試部件 分段描述符 超高速 緩存器 分段部件 分頁描述符 超高速緩存器分頁部件 總線 接口部件 預(yù)取 隊列 預(yù)取 單元 32位寄存器組 桶形移位器 ALU指令譯碼 指令隊列 32 位地 址總線 32 位數(shù) 據(jù)總線 控制總線NPX 接口 中斷復(fù)位CPUMMU BIU 1 1總線接口部件總線接口部件控制 部件 測試部件 分段描述符 超高速 緩存器

34、分段部件 分頁描述符 超高速緩存器分頁部件 總線 接口部件 預(yù)取 隊列 預(yù)取 單元 32 位寄存器組 桶形移位器 ALU指令譯碼 指令隊列 32 位地 址總線 32 位數(shù) 據(jù)總線 控制總線NPX 接口 中斷復(fù)位CPUMMU BIU 80386的總線接口部件BIU的作用和8086的BIU基本相同，控制進(jìn)出CPU的所有數(shù)據(jù)、地址及控制信號。BIU中含有16字節(jié)指令預(yù)取隊列?？偩€周期僅為2個時鐘周期?？刂?部件 測試部件 分段描述符 超高速 緩存器 分段部件 分頁描述符 超高速緩存器分頁部件 總線 接口部件 預(yù)取 隊列 預(yù)取 單元 32 位寄存器組 桶形移位器 ALU指令譯碼 指令隊列 32 位地

35、址總線 32 位數(shù) 據(jù)總線 控制總線NPX 接口 中斷復(fù)位CPUMMU BIU 2 2中央處理部件中央處理部件（1）指令預(yù)取部件 指令預(yù)取部件包括16字節(jié)的預(yù)取隊列寄存器，可存放5條左右的指令。指令代碼預(yù)取不再由BIU負(fù)責(zé)，而是由一個獨立的指令預(yù)取部件完成。當(dāng)預(yù)取隊列有空單元或發(fā)生一次控制轉(zhuǎn)移時，預(yù)取部件便通過分頁部件向BIU發(fā)出指令預(yù)取請求。分頁部件將預(yù)取指令指針?biāo)统龅木€性地址變?yōu)槲锢淼刂?，再由BIU及系統(tǒng)總線從內(nèi)存單元中預(yù)取指令代碼，放入預(yù)取隊列中。（2）指令譯碼部件 80386采用微程序控制技術(shù)，指令的執(zhí)行過程實際是通過執(zhí)行由微指令組成的微程序來實現(xiàn)的。所有指令對應(yīng)的微程序存放在其內(nèi)部的

36、控制存儲器中。指令譯碼部件從BIU的指令預(yù)取隊列中取指令，將操作碼譯成與該指令操作碼相對應(yīng)的控制ROM的入口地址，存入譯碼指令隊列中。該隊列可容納3條已譯碼指令。（3）執(zhí)行部件 該部件從譯碼指令隊列中取出已譯碼指令并執(zhí)行完成所規(guī)定的操作。3 3存儲器管理部件（存儲器管理部件（MMUMMU）控制 部件 測試部件 分段描述符 超高速 緩存器 分段部件 分頁描述符 超高速緩存器分頁部件 總線 接口部件 預(yù)取 隊列 預(yù)取 單元 32 位寄存器組 桶形移位器 ALU指令譯碼 指令隊列 32 位地 址總線 32 位數(shù) 據(jù)總線 控制總線NPX 接口 中斷復(fù)位CPUMMU BIU 存儲器管理部件MMU（Mem

37、ory Management Unit）分為分段部件和分頁部件。其中分段部件用來實現(xiàn)邏輯地址到線性地址的轉(zhuǎn)換，分頁部件用來實現(xiàn)線性地址到物理地址的轉(zhuǎn)換。若分頁部件處于允許狀態(tài)，則分頁部件在操作系統(tǒng)的控制下，便產(chǎn)生線性地址到物理地址的轉(zhuǎn)換；若分頁部件處于禁止?fàn)顟B(tài)，線性地址即為物理地址。取第n+2條指令取第n+1條指令取第n+6條指令取第n+5條指令取第n+4條指令取第n+3條指令總線接口部件譯碼n+2條指令譯碼n+1條指令譯碼n+5條指令譯碼n+4條指令譯碼n+3條指令指令譯碼部件執(zhí)行n+2條指令執(zhí)行n+1條指令執(zhí)行n+4條指令執(zhí)行n+3條指令指令執(zhí)行部件地址&MMU地址&MMU存儲管理部件（M

38、MU）4 48038680386指令流水線指令流水線總線接口部件、指令預(yù)取部件、指令譯碼部件和存儲器管理部件構(gòu)成了80386CPU指令流水線。2.3.4 803862.3.4 80386內(nèi)部寄存器內(nèi)部寄存器AH ALBH BLCH CLDH DLSPBPSIDIIPFLAGESCSFSDSGSSS累加器基址寄存器計數(shù)器數(shù)據(jù)寄存器堆棧指針基址指針源變址目的變址附加段堆棧段代碼段標(biāo)志寄存器指令指針數(shù)據(jù)段附加段附加段段寄存器通用寄存器EAXEFLAGSEIPEDIESIEBPESPEDXECXEBX0311580386寄存器組是8086寄存器組的超集。除了將原有寄存器擴展為32位外，還增加了許多新的

39、寄存器，同時對段寄存器作了較大變動。原8086寄存器組16位擴展為32位寄存器新增寄存器指令指針標(biāo)志寄存器段寄存器通用寄存器控制寄存器系統(tǒng)段寄存器系統(tǒng)地址寄存器80386微處理器的寄存器結(jié)構(gòu)1 1通用寄存器組通用寄存器組80386的通用寄存器為EAX、EBX、ECX、EDX、ESI、EDI、EBP及ESP。其低16位AX、BX、CX、DX、SI、DI、BP、SP可單獨使用，AX、BX、CX、DX的高、低8位也可以單獨使用。2 2段寄存器段寄存器80386增加了FS和GS兩個新的段寄存器，在非實模式下段寄存器內(nèi)容不再是段的基地址，而是指向全局與局部描述符表的段選擇子。在80386微機系統(tǒng)中編程，

40、必須在存儲器中建立四種系統(tǒng)表：（1）GDT全局描述符表共1個；（2）局部描述符表若干個；（3）IDT中斷描述符表共1個；（4）TSS任務(wù)狀態(tài)段若干個。描述符表描述符表TIRPL012315描述符表分為全局描述符表GDT和局部描述符表LDT，容量64KB。存有若干種描述符，段描述符由8個字節(jié)組成，用來描述段的基地址、大小和屬性，因此可存放8192個描述符。索引號用來指示段描述符在描述符表中位置索引號用來指示段描述符在描述符表中位置TI=0TI=0表示選擇表示選擇GDTGDT，TI=1TI=1表示選擇表示選擇LDTLDT申請者特權(quán)級別申請者特權(quán)級別0n321GDT或LDT選擇器CS、DS、ES、S

41、S、FS或GS寄存器中的數(shù)每個項目被稱為一個描述符因為它描述一部分內(nèi)存（保存在內(nèi)存中的某個地方）內(nèi)存描述符表描述符表當(dāng)指令將一個16位的值賦給段選擇器時，CPU將其索引號部分所對應(yīng)的段描述符自動加載到描述符寄存器中。每個段描述符由三部分組成：基地址字段用來描述所對應(yīng)段在物理存儲器中的起始地址；邊界字段用來描述所對應(yīng)段的大?。粚傩宰侄斡脕砻枋鏊鶎?yīng)段的屬性。3系統(tǒng)地址寄存器系統(tǒng)地址寄存器8038680386設(shè)置了設(shè)置了4 4個系統(tǒng)地址寄存器：個系統(tǒng)地址寄存器：GDTRGDTR、LDTRLDTR、IDTRIDTR和和TSSRTSSR（或（或稱稱TRTR），分別用來管理四種系統(tǒng)表，即），分別用來管理

42、四種系統(tǒng)表，即GDTGDT、LDTLDT、IDTIDT和和TSSTSS。GDTRGDTR和和LDTRLDTR為為4848位寬，而位寬，而IDTRIDTR和和TSSRTSSR為為8080位寬。位寬。（1 1）GDTRGDTR和和GDTGDT的關(guān)系的關(guān)系GDT是一個特殊段，所有任務(wù)共用，系統(tǒng)中只需建立一個，沒有必要設(shè)置描述符，直接由GDTR決定它的基地址和大小。（2 2）IDTRIDTR和和IDTIDT的關(guān)系的關(guān)系IDT中存放中斷門描述符/陷阱門描述符，系統(tǒng)只需建立一個。（3 3）LDTRLDTR和和LDTLDT的關(guān)系的關(guān)系一個任務(wù)需要建立一個LDT，LDT段描述由選擇器字段來選擇，因此LDTR中

43、需要有段選擇器字段。LDTR指出當(dāng)前進(jìn)程的LDT描述符在全局描述符表GDT中的位置。（4 4）TSSRTSSR和和TSSTSS的關(guān)系的關(guān)系和LDT一樣，一個任務(wù)需要建立一個TSS。TSSR和TSS與IDTR和IDT的關(guān)系相類似。4指令指針、標(biāo)志寄存器指令指針、標(biāo)志寄存器（1 1）指令指針）指令指針指令指針EIP存放下一條指令的偏移量，該偏移量是相對于現(xiàn)行代碼段（CS）基址的偏移。EIP的低16位稱為IP，用于16位尋址。（2 2）標(biāo)志寄存器）標(biāo)志寄存器標(biāo)志寄存器低12位與8086相同，新增加了四種標(biāo)志。31-18在80386中保留未用17VM16RF1514NT13 12IOPL11OF10D

44、F9IF8TF7SF6ZF54AF32PF10CFIOPL分4級：03，0級級別最高，3級級別最低嵌套任務(wù)標(biāo)志為1說明當(dāng)前任務(wù)嵌套在另一個任務(wù)內(nèi)恢復(fù)標(biāo)志為1時，遇到斷點或調(diào)試故障，繼續(xù)執(zhí)行下面的指令。在成功執(zhí)行每條指令時，RF將自動被復(fù)位。虛擬8086模式標(biāo)志，該位為1表示80386工作于虛擬86模式30-5在80386中保留未用4ET3TS2EM1MP0PE31PG5控制寄存器控制寄存器80386內(nèi)部有4個32位控制寄存器CR0CR3,用來保存各種全局性狀態(tài),CR0的低16位稱為機器狀態(tài)字MSW，格式如圖所示。PE保護模式允許位，PE=1時CPU處在保護模式。MP協(xié)處理器監(jiān)控位，MP=1表示

45、有協(xié)處理器。EM仿真協(xié)控制位，EM=1表示用軟件仿真協(xié)處理器。TS任務(wù)轉(zhuǎn)換控制位，當(dāng)任務(wù)轉(zhuǎn)換時該位自動地將該位置1。協(xié)處理器類型位，系統(tǒng)配接80387時RT=1，配接80287時，ET=06.調(diào)試寄存器和測試寄存器調(diào)試寄存器和測試寄存器80386有8個32位的調(diào)試寄存器DR7DR0。DR3DR0用來存放斷點地址。DR5和DR4是Intel保留未作定義。DR6調(diào)試狀態(tài)寄存器，存放所有引起類型l異常中斷的事件標(biāo)志。DR7為調(diào)試控制寄存器，高16位分成4個字段，分別用來規(guī)定4個斷點的長度是一個字節(jié)還是4個字節(jié)以及引起斷點的訪問類型；低16位用來允許/禁止4個斷點以及選擇斷點的條件。80386有8個3

46、2位的測試寄存器TR7TR0，用戶只能訪問2個轉(zhuǎn)換旁路緩沖器的測試寄存器TR6和TR7。TR6為測試命令寄存器，存放測試時使用的標(biāo)記信息和控制信息。TR7為測試數(shù)據(jù)寄存器，存放TLB測試的數(shù)據(jù)。3.3.5 80386存儲器管理 80386具有三種存儲器管理模式：實地址模式、虛擬8086模式和保護模式。物理空間的分配和虛擬地址到物理地址的轉(zhuǎn)換，通常是由操作系統(tǒng)完成的，80386系統(tǒng)結(jié)構(gòu)中專門設(shè)置了用于實現(xiàn)虛擬存儲技術(shù)的硬件機制。80386把虛擬地址空間分成不同性質(zhì)的兩部分：全局地址空間和局部地址空間。全局地址空間為所有任務(wù)共享；局部地址空間是每一個任務(wù)占有的獨立地址空間，存放每個任務(wù)代碼和數(shù)據(jù)。

47、80386的段選擇子字段是從全局描述符表GDT或局部描述符表LDT中選擇一個段。虛擬存儲器中可包含有214個段。由段選擇器的T1位來決定全局地址空間或局部地址空間。虛擬地址到物理地址的轉(zhuǎn)換虛擬地址由段管理部件轉(zhuǎn)換成線性地址，再由頁管理部件將線性地址轉(zhuǎn)換成物理地址。如不啟用分頁功能，線性地址直接作為物理地址。邏輯地址線性地址物理地址分段機制分頁機制轉(zhuǎn)換轉(zhuǎn)換48位32位32位SIDS寄存器64KBSIDS寄存器可變描述符表GDTR三種模式下的地址轉(zhuǎn)換（1）實模式的地址轉(zhuǎn)換（2）虛擬8086模式的地址轉(zhuǎn)換增加了可選的分頁功能2.2.5 5 系統(tǒng)總線系統(tǒng)總線 主要內(nèi)容：總線的基本概念和分類；總線的工作

48、方式；常用系統(tǒng)總線標(biāo)準(zhǔn)?？偩€結(jié)構(gòu)的優(yōu)點1、便于采用模塊結(jié)構(gòu)設(shè)計，簡化系統(tǒng)設(shè)計2、可以得到多廠商支持，提高兼容性3、便于擴充升級4、便于故障診斷和維修，減低生產(chǎn)成本一、概述一、概述 1.總線的概念 一組導(dǎo)線和相關(guān)的控制、驅(qū)動電路的集合。它由一組導(dǎo)線和相關(guān)的控制、驅(qū)動電路組成，是計算機系統(tǒng)各部件之間傳輸?shù)刂贰?shù)據(jù)和控制信息的公共通道?？偩€特點在于公用性，可同時掛接多個部件或設(shè)備?？偩€一般由多條通信線路組成，每一路信號線能傳送一位二進(jìn)制0或1，8條信號線就能在同一時間并行傳送一個字節(jié)的信息。2.總線的分類總線的分類 前端總線：前端總線：CPU 其他部件其他部件系統(tǒng)總線：主機系統(tǒng)總線：主機I/O接口接

49、口外部總線：微機外部總線：微機外設(shè)外設(shè) 按傳送信息的類型按層次 結(jié)構(gòu)地址總線（地址總線（AB）數(shù)據(jù)總線（數(shù)據(jù)總線（DB）控制總線（控制總線（CB）按傳送類型分按傳送類型分?jǐn)?shù)據(jù)總線（數(shù)據(jù)總線（DB）數(shù)據(jù)總線是計算機系統(tǒng)內(nèi)部之間進(jìn)行數(shù)據(jù)傳送的路徑。數(shù)據(jù)總線的傳送方向是雙向的，可以由處理器發(fā)向其他部件，也可以由其他部件將信號送向處理器。數(shù)據(jù)總線一般由8條、16條、32條或更多條數(shù)據(jù)線組成，因此，數(shù)據(jù)線的條數(shù)稱為數(shù)據(jù)總線的寬度。由于每一條數(shù)據(jù)線一次只能傳送一位二進(jìn)制數(shù)，因此數(shù)據(jù)結(jié)的條數(shù)決定了每一次能同時傳送的二進(jìn)制位數(shù)。地址總線（地址總線（AB）地址總線用于傳送地址信息，也就是這類總線上所傳送的一組二

50、進(jìn)制0或1表示的是一個內(nèi)存單元地址或I/O端口地址。它規(guī)定了數(shù)據(jù)總線上的數(shù)據(jù)來自何處或被送到何處。因地址信息均由系統(tǒng)產(chǎn)生，所以它的傳送方向是單向的。地址總線的寬度決定了能夠產(chǎn)生的地址碼的個數(shù)，從而也決定了計算機系統(tǒng)能夠管理的最大存儲容量。另，在進(jìn)行輸入輸出操作時，地址總線還要傳送I/O端中的地址。而I/O端口的容量遠(yuǎn)低于內(nèi)存容量，所以在尋址時，只用地址總線的低位。控制總線（控制總線（CB）控制總線用于傳送各種控制信號，以實現(xiàn)對數(shù)據(jù)總線，地址總線的訪問及使用情況進(jìn)行控制?？刂菩盘柕淖饔檬窃谙到y(tǒng)內(nèi)各部件之間發(fā)送操作命令和定時信號?？刂菩盘柕念愋陀校嚎刂菩盘柕念愋陀校簩懘鎯ζ髅?；讀存儲器命令；I/

51、O寫命令；I/O讀命令；傳送響應(yīng)；總線請求；總線響應(yīng)；中斷請求；中斷響應(yīng)；時鐘和復(fù)位?？刂菩盘枏目傮w上來說是雙向的，但就一個具體的信號來說，其信息的走向是單向的。按總線的層次結(jié)構(gòu)分按總線的層次結(jié)構(gòu)分前端總線前端總線 前端總線有地址總線、數(shù)據(jù)總線、和控制總線。一般指從前端總線有地址總線、數(shù)據(jù)總線、和控制總線。一般指從CPU引引腳上引出的連接線，用來實現(xiàn)腳上引出的連接線，用來實現(xiàn)CPU與主存儲器、與主存儲器、CPU與與I/O接口芯接口芯片、片、CPU與控制芯片組等之間的信息傳輸，也用于系統(tǒng)中多個與控制芯片組等之間的信息傳輸，也用于系統(tǒng)中多個CPU之間的連接。之間的連接。系統(tǒng)總線系統(tǒng)總線 它也有地址

52、總線，數(shù)據(jù)總線，控制總線。它是主機系統(tǒng)與外設(shè)之它也有地址總線，數(shù)據(jù)總線，控制總線。它是主機系統(tǒng)與外設(shè)之間的通信通道。在主板上，系統(tǒng)總線表現(xiàn)為與間的通信通道。在主板上，系統(tǒng)總線表現(xiàn)為與I/O擴展插槽引線連擴展插槽引線連接的一組邏輯電路的導(dǎo)線。有統(tǒng)一標(biāo)準(zhǔn)，常見有接的一組邏輯電路的導(dǎo)線。有統(tǒng)一標(biāo)準(zhǔn)，常見有ISA，PCI，AGP外部總線外部總線 它指的是計算機主機與外設(shè)接口的總線，實際是一種外設(shè)的接口它指的是計算機主機與外設(shè)接口的總線，實際是一種外設(shè)的接口標(biāo)準(zhǔn)。目前流行的接口標(biāo)準(zhǔn)有標(biāo)準(zhǔn)。目前流行的接口標(biāo)準(zhǔn)有IDE、SCSI、USB和和IEEE1394這四這四種。種。3.總線結(jié)構(gòu)總線結(jié)構(gòu)1、單總線結(jié)構(gòu)

53、簡單，但總線競爭嚴(yán)重簡單，但總線競爭嚴(yán)重CPU M M I/O I/O I/O2、多、多總線結(jié)構(gòu)總線結(jié)構(gòu)面向CPU的雙總線結(jié)構(gòu)面向主存的雙總線結(jié)構(gòu)雙總線結(jié)構(gòu)雙總線結(jié)構(gòu)多總線結(jié)構(gòu)（圖多總線結(jié)構(gòu)（圖2-31）多總線結(jié)構(gòu)結(jié)構(gòu)(續(xù)續(xù))教材p77圖2-29：面向面向CPU的雙總線結(jié)構(gòu)的雙總線結(jié)構(gòu)把需要很高帶寬的主存儲器用存儲總線單獨與CPU相連問題：外設(shè)到主存的數(shù)據(jù)傳輸必須通過CPU，傳輸效率低，無法實現(xiàn)DMA傳輸圖2-30：面向主存的雙總線結(jié)構(gòu)面向主存的雙總線結(jié)構(gòu)主存儲器即與CPU直接連接，又與系統(tǒng)總線連接，較好地解決了上述問題4.總線的操作 接到總線上的設(shè)備有兩種工作方式，主控方式和從屬方式。連接到

54、總線上的設(shè)備分為主控設(shè)備和從屬設(shè)備。主控設(shè)備可以通過總路線進(jìn)行數(shù)據(jù)傳送。從屬設(shè)備只能按主控設(shè)備的要求工作，接收傳送過來的數(shù)據(jù)?？偩€周期：總線時間分為若干個段，每一個時間段完成設(shè)備間的一次信息交換。一個總線周期分為五個步驟：總線請求、總線仲裁、尋址、傳送數(shù)據(jù)和傳送結(jié)束。5.總線的主要總線的主要性能指標(biāo)性能指標(biāo)總線帶寬（B/S）：單位時間內(nèi)總線上可傳送的數(shù)據(jù)量總線位寬（bit）：能同時傳送的數(shù)據(jù)位數(shù)總線的工作頻率（MHz）:它是用于協(xié)調(diào)總線上的各種操作的時鐘信號的頻率總線帶寬=(位寬/8)(工作頻率/每個存取周期的時鐘數(shù))二、總線的基本功能總線傳輸需要解決的問題：1、總線傳輸同步協(xié)調(diào)通信雙方的傳輸

55、操作同步、異步、半同步2、總線仲裁控制消除多個設(shè)備同時使用總線造成的沖突現(xiàn)象3、出錯處理在數(shù)據(jù)傳輸過程中對出現(xiàn)錯誤的進(jìn)行處理。4、信號驅(qū)動用三態(tài)輸出電路或集成電路開路輸出電路來驅(qū)動總線。1.總線的數(shù)據(jù)傳送總線的數(shù)據(jù)傳送、同步定時方式：用公共的時鐘統(tǒng)一用公共的時鐘統(tǒng)一 各部件各部件數(shù)據(jù)發(fā)送和接收的時機數(shù)據(jù)發(fā)送和接收的時機。數(shù)據(jù)READYACK1t2t總線周期源目的總線執(zhí)行寫同步定時圖缺點：源部件無法知道目的缺點：源部件無法知道目的部件是否已收到數(shù)據(jù)，目的部件是否已收到數(shù)據(jù)，目的部件也無法知道源部件的數(shù)部件也無法知道源部件的數(shù)據(jù)是否已真正送到總線上據(jù)是否已真正送到總線上。、異步傳輸方式：用控制和狀

56、態(tài)信號協(xié)調(diào)各部件數(shù)用控制和狀態(tài)信號協(xié)調(diào)各部件數(shù)據(jù)發(fā)送和接收的時機據(jù)發(fā)送和接收的時機 異步定時方法中沒有固定的時鐘，定時序列中的每一步都異步定時方法中沒有固定的時鐘，定時序列中的每一步都要靠信號在源剖析和目的部件間的來回傳送實現(xiàn)。這些控制要靠信號在源剖析和目的部件間的來回傳送實現(xiàn)。這些控制信號的傳送有相當(dāng)可觀的延遲時間。把某幾步改用等待一足信號的傳送有相當(dāng)可觀的延遲時間。把某幾步改用等待一足夠長的固定延遲時間來代替對方傳送過來的信號。這種用固夠長的固定延遲時間來代替對方傳送過來的信號。這種用固定延遲時間的信號叫隱含信號。根據(jù)隱含信號的多少，可以定延遲時間的信號叫隱含信號。根據(jù)隱含信號的多少，可以

57、把異步總線定時分為非互鎖、半互鎖和全互鎖三種方式。把異步總線定時分為非互鎖、半互鎖和全互鎖三種方式。優(yōu)點：任何速度的設(shè)備之間都能互相進(jìn)行通信。缺點：延遲時間較長。1t2t6t3t5t4t數(shù)據(jù)READYACK非互鎖異步總線定時圖3、半同步、半同步：用公共的時鐘統(tǒng)一用公共的時鐘統(tǒng)一 控制和狀態(tài)信號的產(chǎn)控制和狀態(tài)信號的產(chǎn)生時機（即控制和狀態(tài)信號與時鐘是同步的），但數(shù)生時機（即控制和狀態(tài)信號與時鐘是同步的），但數(shù)據(jù)發(fā)送和接收的時機仍不固定。據(jù)發(fā)送和接收的時機仍不固定。半同步方式是利用時鐘脈沖的邊沿判斷某一信號的狀態(tài)，或控制某一信號的產(chǎn)生和消失，使傳輸操作與時鐘同步。半同步方式允許不同速度的部件協(xié)同工作

58、，主控設(shè)備可以根據(jù)地從屬設(shè)備的狀態(tài)自動延長總線時鐘周期，但改變后的總線周期一定是時鐘周期的整數(shù)倍。例8086CPU的總線周期插入等待就是半同步的一個實例。2.總線仲裁（總線判優(yōu)）當(dāng)總線上的一個部件要與另一個部件進(jìn)行通信時，首先應(yīng)該發(fā)出請求信號。在某一時刻，可能有多個部件同時要求使用總線，總線仲裁控制機構(gòu)根據(jù)一定的判決原則，決定首先由哪個部件使用總線，只有獲得了總線使用權(quán)的部件，才能開始數(shù)據(jù)傳送。用來決定某一時刻哪一個部件可以使用總線集中控制統(tǒng)一由總線控制器進(jìn)行控制分散控制總線控制由各部件共同實現(xiàn)，所有部件均按統(tǒng)一的規(guī)則來訪問總線 總線仲裁集中控制 1）鏈?zhǔn)讲樵儯╬82圖2-34）基本原理是：部

59、件提出申請（BR）總線控制器發(fā)出批準(zhǔn)信號（BG）提出申請的部件截獲BG，并禁止BG信號進(jìn)一步向后傳播提出申請的部件發(fā)出總線忙信號（BS），開始使用總線?？偩€忙信號將阻止其他部件使用總線，直到使用總線的設(shè)備釋放總線電路最簡單，但優(yōu)先級固定，不能改變總線控制部件設(shè)備接口0設(shè)備接口1設(shè)備接口n數(shù)據(jù)總線地址總線BSBRBG鏈?zhǔn)讲樵兎绞教攸c：總線回答信號BG的傳送是串行地從一個I/O接口送到下一個I/O接口，若BG到達(dá)的接口無總線請求，則繼續(xù)下傳。若有總線請求，BG信號不再下傳，則這個I/O口獲得總線的使用權(quán)?？偩€仲裁集中控制 2）計數(shù)器查詢（p83圖2-35）基本原理是：需要使用總線的部件提出申請（B

60、R）總線控制器發(fā)出遞增的設(shè)備地址提出申請的設(shè)備檢查設(shè)備地址，若與自己的地址匹配，就發(fā)出總線忙信號（BS），然后就可以使用總線總線控制器根據(jù)檢測到BS信號時的設(shè)備地址就知道當(dāng)前哪個設(shè)備使用了總線調(diào)整設(shè)備地址發(fā)出的順序即可改變優(yōu)先級別仲裁過程較慢總線控制部件設(shè)備接口0設(shè)備接口1設(shè)備接口n數(shù)據(jù)總線地址總線BSBRBG計數(shù)器查詢方式特點：計數(shù)器的初值可以用程序來設(shè)置，可以方便地改變優(yōu)先級次序。總線仲裁集中控制 3）獨立請求（p84圖2-36）基本原理是：每個設(shè)備都擁有獨立的總線請求線和總線應(yīng)答線總線控制器對所有的總線請求進(jìn)行優(yōu)先級排隊，并響應(yīng)級別最高的請求得到響應(yīng)的設(shè)備將占用總線進(jìn)行傳輸最常用，響應(yīng)速

61、度最快總線控制部件設(shè)備接口n設(shè)備接口1設(shè)備接口0數(shù)據(jù)總線地址總線BGnBRnBG0BR0獨立請求方式3.總線驅(qū)動及出錯處理總線驅(qū)動 每個接口電路都要有從總線上吸收電流，因此要有總線驅(qū)動。常用的總線驅(qū)動器是三態(tài)總線驅(qū)動器，但總線驅(qū)動器的驅(qū)動能力有限，在擴充外設(shè)時，一個模塊或部件限制1、2個負(fù)載。出錯處理 數(shù)據(jù)在傳送過程中可能產(chǎn)生錯誤，解決的方法是在傳輸?shù)臄?shù)據(jù)中增加一些冗佘位，使冗佘位與傳送的數(shù)據(jù)具有特殊的關(guān)系，若這種特殊關(guān)系存在，表示接收的數(shù)據(jù)正確，特殊關(guān)系不存在，表示接收的數(shù)據(jù)出錯。在發(fā)現(xiàn)錯誤后，處理錯誤的方法有兩種?？偩€控制器和設(shè)備接口中的總線接口部件有自動糾錯功能。若部件中無自動糾錯電路，

62、可在發(fā)現(xiàn)錯誤后發(fā)出“數(shù)據(jù)出錯”信號讓CPU來進(jìn)行錯誤處理，通常是向CPU發(fā)出中斷請求信號，CPU響應(yīng)中斷后，轉(zhuǎn)入錯誤處理程序來處理異常情況。三、常見的系統(tǒng)總線和外設(shè)總線標(biāo)準(zhǔn)1.系統(tǒng)總線ISA：IBM公司為286/AT微型機制定的總路線標(biāo)準(zhǔn)。（8/16位）PCI：SIG集團推出的高性能的總線結(jié)構(gòu)。（32/64位）AGP：加速圖形端口，用于提高圖形理能力系統(tǒng)總線通常為50100根信號線，可分為五個主要類型數(shù)據(jù)線：決定數(shù)據(jù)寬度地址線：決定直接選址范圍控制線：有控制、時序和中斷線，決定總線功能和適應(yīng)性好壞電源線和地線：決定電源的種類及地線的分布備用線：留給廠家或用戶自己定義 信號線的標(biāo)準(zhǔn)主要涉及：信號

63、的名稱；信號的定時關(guān)系；信號的電平；連接插件的幾何尺寸；連接插件的電氣參數(shù)；引腳的定義、名稱、序號；引腳的個數(shù)；引腳的位置；電源及地線等。最常用的三種系統(tǒng)總線：ISA總線、PCI總線和AGP總線ISA總線由美國IBM公司推出的16位標(biāo)準(zhǔn)總線，數(shù)據(jù)傳輸率為16MB/s。用于IBM-PC/XT、AT及其兼容機上。ISA總線的主要特點和性能指標(biāo)I/O地址空間 位地址線可直接尋址的內(nèi)存容量為總線寬度位，最高時鐘頻率為，最大傳輸率為s支持級中斷 個通道開放式總線結(jié)構(gòu)，允許多個共享系統(tǒng)資源?？偩€結(jié)構(gòu)圖總線結(jié)構(gòu)圖擴展控制線擴展地址線擴展數(shù)據(jù)線總線總線是支持32位/64位數(shù)據(jù)傳輸，PCI的諸多優(yōu)點，成為現(xiàn)代微

64、機中的主流總線。其獨立于處理器；在一個系統(tǒng)中可以有多條PCI總線；和處理器最近的只隔了一個橋電路。PCI總線的主要性能總線的主要性能總線寬度總線寬度bitbit，總線時鐘頻率為，總線時鐘頻率為，最大數(shù)據(jù)傳輸速率為最大數(shù)據(jù)傳輸速率為s采用時鐘同步方式采用時鐘同步方式與及時鐘頻率無關(guān)與及時鐘頻率無關(guān)能自動識別外設(shè)能自動識別外設(shè)具有與處理器和存儲器系統(tǒng)完全并行操作的能力具有與處理器和存儲器系統(tǒng)完全并行操作的能力具有隱含的中央仲裁系統(tǒng)具有隱含的中央仲裁系統(tǒng)采用多路復(fù)用，減少了引腳數(shù)采用多路復(fù)用，減少了引腳數(shù)完全的多總線主控能力完全的多總線主控能力提供地址和數(shù)據(jù)的奇偶校驗提供地址和數(shù)據(jù)的奇偶校驗.PCI

65、總線的系統(tǒng)結(jié)構(gòu)總線的系統(tǒng)結(jié)構(gòu)PCI一種高性能總線，在一個系統(tǒng)中能和其它總線共存。處理器處理器總線與PC總線橋接器Cache控制器Memory控制器高速緩沖器Cache主存儲器數(shù)據(jù)緩沖器PCI ISA橋接器SCSI控制器IDE控制器圖形加速器Ethernet橋接器高速I/OPCI PCI橋接器PCI EISA橋接器基礎(chǔ)I/OI/O支持I/O支持第一級總線第二級總線第三級總線EISA總線ISA總線PCI總線軟盤Floppy鍵盤KeyBoard串口Serial并口Parallel游戲Toy聲頻AudioPCI可選槽口PCI Option SlotsCPU至PCI的橋PCI至標(biāo)準(zhǔn)總線橋PCI與PCI橋

66、 PCI總線上所有引發(fā)PCI傳輸事務(wù)的實體都是主設(shè)備，凡是響應(yīng)傳輸事務(wù)的實體都是從設(shè)備，從設(shè)備又稱為目標(biāo)設(shè)備。主設(shè)備應(yīng)具備處理能力，能對總線進(jìn)行控制。.PCI總線信號定義總線信號定義AGP總線總線 AGP總線是專門為圖形控制器與主存之間開辟的一條直接數(shù)據(jù)傳輸通道。由于在現(xiàn)代微機中主存的控制邏輯一般位于核心邏輯芯片中。AGP總線實際上是圖形控制器與核心邏輯之間的直接數(shù)據(jù)傳輸通道。AGP不是一種總線，它只支持點對點的數(shù)據(jù)傳輸。處理器AGP設(shè)備核心邏輯芯片系統(tǒng)存儲器I/O設(shè)備I/O設(shè)備I/O設(shè)備處理器處理器系統(tǒng)存儲器邏輯橋AGP設(shè)備邏輯橋I/O設(shè)備I/O設(shè)備I/O設(shè)備多處理器系統(tǒng)總線AGPAGPPCIPCIAGP的性能特點數(shù)據(jù)讀寫采用流水線操作，減少了內(nèi)存等待時間，提高了數(shù)據(jù)傳輸速度具有2X、4X、8X數(shù)據(jù)傳輸頻率直接內(nèi)存執(zhí)行DIME（允許顯卡直接操作內(nèi)存技術(shù)）地址信號與數(shù)據(jù)信號分離并行操作2.外設(shè)總線常見的外設(shè)總線有USB和IEEE1394（Fire Wire)。USB總線USB具有的特點易使用適合多種設(shè)備 自動配置，即插即用無需用戶設(shè)定。節(jié)省硬件資源易于連接 可熱插拔不需另備電源速度較快