在系統(tǒng)編程技術(shù)PPT課件

《在系統(tǒng)編程技術(shù)PPT課件》由會(huì)員分享，可在線閱讀，更多相關(guān)《在系統(tǒng)編程技術(shù)PPT課件（73頁(yè)珍藏版）》請(qǐng)?jiān)谘b配圖網(wǎng)上搜索。

1、第五章在系統(tǒng)編程技術(shù)梁華國(guó)計(jì)算機(jī)與信息學(xué)院計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)研究室第五章在系統(tǒng)編程技術(shù)nISP技術(shù)的特點(diǎn)nISP邏輯器件系列nispLSI器件的結(jié)構(gòu)n在系統(tǒng)編程原理和方法nABLE-HDL語(yǔ)言介紹ISP技術(shù)的特點(diǎn)常規(guī)的常規(guī)的PLD在使用中是對(duì)每個(gè)器件單獨(dú)編程然后在裝配在使用中是對(duì)每個(gè)器件單獨(dú)編程然后在裝配,而采用而采用ISP技術(shù)是技術(shù)是先裝備先裝備,然后編程然后編程,成為產(chǎn)品后還可反復(fù)編程成為產(chǎn)品后還可反復(fù)編程.ISP技術(shù)的出現(xiàn)技術(shù)的出現(xiàn),使得數(shù)字設(shè)計(jì)使得數(shù)字設(shè)計(jì),生產(chǎn)和維護(hù)都發(fā)生了革命性的變化生產(chǎn)和維護(hù)都發(fā)生了革命性的變化.1)ISP技術(shù)在數(shù)字設(shè)計(jì)階段的貢獻(xiàn)技術(shù)在數(shù)字設(shè)計(jì)階段的貢獻(xiàn)(1)設(shè)計(jì)樣機(jī)

2、設(shè)計(jì)樣機(jī) 設(shè)計(jì)開始設(shè)計(jì)開始 ABEL語(yǔ)言和原語(yǔ)言和原理圖混合輸入理圖混合輸入 邏輯仿真邏輯仿真 下載下載 ISP器件設(shè)計(jì)流程器件設(shè)計(jì)流程 ABEL語(yǔ)言輸入語(yǔ)言輸入 設(shè)計(jì)輸入設(shè)計(jì)輸入 原理圖輸入原理圖輸入 邏輯適配邏輯適配 ISP技術(shù)的特點(diǎn)（2）系統(tǒng)調(diào)試）系統(tǒng)調(diào)試（3）電路板的重構(gòu)和現(xiàn)場(chǎng)的升級(jí)換代）電路板的重構(gòu)和現(xiàn)場(chǎng)的升級(jí)換代2）ISP技術(shù)對(duì)數(shù)字系統(tǒng)生產(chǎn)階段的貢獻(xiàn)技術(shù)對(duì)數(shù)字系統(tǒng)生產(chǎn)階段的貢獻(xiàn)（1）簡(jiǎn)化了生產(chǎn)流程且無(wú)引腳損傷）簡(jiǎn)化了生產(chǎn)流程且無(wú)引腳損傷采用非采用非ISP器件的器件的 采用采用ISP器件后的器件后的 標(biāo)準(zhǔn)流程標(biāo)準(zhǔn)流程 改進(jìn)流程改進(jìn)流程 圖圖5.1 制造流程比較制造流程比較 取庫(kù)存器件

3、取庫(kù)存器件（一個(gè)品種）（一個(gè)品種）取庫(kù)存器件取庫(kù)存器件(一個(gè)品種一個(gè)品種)對(duì)每個(gè)器件編程對(duì)每個(gè)器件編程 對(duì)已編程的器件加貼標(biāo)簽對(duì)已編程的器件加貼標(biāo)簽 電路板裝配電路板裝配 已編程器件入庫(kù)已編程器件入庫(kù) （多個(gè)品種）（多個(gè)品種）電路板測(cè)試電路板測(cè)試 利用利用ISP技術(shù)進(jìn)行診斷技術(shù)進(jìn)行診斷 ISP器件正式編程器件正式編程 電路板最后測(cè)試電路板最后測(cè)試 邊界掃描測(cè)試邊界掃描測(cè)試 電路板裝配電路板裝配 電路板測(cè)試電路板測(cè)試 ISP技術(shù)的特點(diǎn)(2)多功能硬件多功能硬件(3)邊界掃描測(cè)試邊界掃描測(cè)試3)在系統(tǒng)可編程的在系統(tǒng)可編程的EECMOS工藝工藝ISP邏輯器件系列目前目前,商品化的在系統(tǒng)可編程邏輯器件

4、有商品化的在系統(tǒng)可編程邏輯器件有ISPLSI,ISPGAL和和ISPGDS(GenericDigitalSwitch).5.2.1ispLSI系列系列ISP技術(shù)技術(shù),開拓了新一代的公司已將開拓了新一代的公司已將ISP技術(shù)應(yīng)用到高密度可編程邏輯技術(shù)應(yīng)用到高密度可編程邏輯器件器件(HDPLD)中中,形成形成ispLSI系列高密度在系統(tǒng)可編程邏輯器件系列高密度在系統(tǒng)可編程邏輯器件.目前目前,ispLSI器件有六個(gè)系列器件有六個(gè)系列:1000系列系列,2000系列系列,3000系列系列,5000V系列系列,6000系列和系列和8000系列系列.5.2.2ispGAL系列系列ispGAL系列器件率先把系

5、列器件率先把ISP技術(shù)引入到標(biāo)準(zhǔn)的低密度系列可編程邏輯器件中技術(shù)引入到標(biāo)準(zhǔn)的低密度系列可編程邏輯器件中.ispGAL22V10器件就是把流行的器件就是把流行的GAL22V10與與ISP技術(shù)結(jié)合起來(lái)技術(shù)結(jié)合起來(lái),在功能和結(jié)構(gòu)上在功能和結(jié)構(gòu)上與與GAL22V10完全相同完全相同.每片每片ispGAL22V10可以保證一萬(wàn)次在系統(tǒng)編程可以保證一萬(wàn)次在系統(tǒng)編程.ISP邏輯器件系列5.2.3ispGDS(GenericDigitalSwitch)系列系列在系統(tǒng)可編程數(shù)字開關(guān)在系統(tǒng)可編程數(shù)字開關(guān)ispGDS系列意味著系列意味著ISP技術(shù)已經(jīng)從系統(tǒng)邏輯領(lǐng)域擴(kuò)技術(shù)已經(jīng)從系統(tǒng)邏輯領(lǐng)域擴(kuò)展到系統(tǒng)互聯(lián)領(lǐng)域展到系統(tǒng)互

6、聯(lián)領(lǐng)域.這種這種ISP技術(shù)與開關(guān)矩陣相結(jié)合的產(chǎn)物能提供這樣一種獨(dú)技術(shù)與開關(guān)矩陣相結(jié)合的產(chǎn)物能提供這樣一種獨(dú)特的功能特的功能,即在不撥動(dòng)機(jī)械開關(guān)或不改變系統(tǒng)硬件的情況下即在不撥動(dòng)機(jī)械開關(guān)或不改變系統(tǒng)硬件的情況下,快速的改變或重快速的改變或重構(gòu)印制電路板的連接關(guān)系構(gòu)印制電路板的連接關(guān)系.ispGDS系列器件使得系統(tǒng)硬件可以通過軟件控制來(lái)系列器件使得系統(tǒng)硬件可以通過軟件控制來(lái)進(jìn)行重構(gòu)而無(wú)需人工干預(yù)進(jìn)行重構(gòu)而無(wú)需人工干預(yù).ISP邏輯器件系列ispLSI器件的結(jié)構(gòu)ispLSI系列器件是基于系列器件是基于與或陣列結(jié)構(gòu)的復(fù)雜與或陣列結(jié)構(gòu)的復(fù)雜PLD產(chǎn)品產(chǎn)品.芯片由若干個(gè)巨塊組成芯片由若干個(gè)巨塊組成,巨塊之間

7、通過全局布線巨塊之間通過全局布線區(qū)區(qū)(GRP)連接起來(lái)連接起來(lái).下面以下面以ispLSI1032為為例介紹例介紹ispLSI的結(jié)構(gòu)原的結(jié)構(gòu)原理理.其芯片含有其芯片含有84個(gè)引個(gè)引腳，集成密度為腳，集成密度為6000個(gè)等效門。最高工作頻個(gè)等效門。最高工作頻率為率為90MHZ。ispLSI器件的結(jié)構(gòu)5.3.1全局布線區(qū)全局布線區(qū)(GRP)GRP位于芯片的中央位于芯片的中央,它以固定的方式將所有片內(nèi)邏輯聯(lián)系它以固定的方式將所有片內(nèi)邏輯聯(lián)系5.3.2通用邏輯塊通用邏輯塊(GLB)ispLSI1032的與陣列有的與陣列有18個(gè)輸個(gè)輸入端入端,16個(gè)來(lái)自個(gè)來(lái)自GRP,2個(gè)專用輸個(gè)專用輸入端入端.每個(gè)每個(gè)G

8、LB有有20個(gè)與門個(gè)與門,形成形成20個(gè)乘積項(xiàng)個(gè)乘積項(xiàng),再通過四個(gè)或門輸再通過四個(gè)或門輸出出.四輸出宏單元有四個(gè)觸發(fā)器四輸出宏單元有四個(gè)觸發(fā)器,觸發(fā)器可組態(tài)為觸發(fā)器可組態(tài)為D,T,JK等形式等形式.GLB有有5種組合模式種組合模式.ispLSI器件的結(jié)構(gòu)ispLSI器件的結(jié)構(gòu)圖所示是高速圖所示是高速直通組態(tài)模式直通組態(tài)模式.四個(gè)或門跨過四個(gè)或門跨過PTSA直接與直接與四個(gè)觸發(fā)器相四個(gè)觸發(fā)器相連連,避免了電路避免了電路延時(shí)延時(shí),可用來(lái)支可用來(lái)支持快速計(jì)數(shù)器持快速計(jì)數(shù)器設(shè)計(jì)設(shè)計(jì)12,17,18,19不加入相應(yīng)的不加入相應(yīng)的或門或門.12和和19作為控制邏輯作為控制邏輯的輸入信號(hào)的輸入信號(hào).圖所示是

9、異或圖所示是異或邏輯組態(tài)模式邏輯組態(tài)模式.采用四個(gè)異或采用四個(gè)異或門門,各異或門的各異或門的一個(gè)輸入分別一個(gè)輸入分別為乘積項(xiàng)為乘積項(xiàng)0,4,8,13,另一另一個(gè)輸入則從四個(gè)輸入則從四個(gè)或門輸出任個(gè)或門輸出任意組合意組合.此種組此種組合適用于計(jì)數(shù)合適用于計(jì)數(shù)器器,比較器和比較器和ALU的設(shè)計(jì)的設(shè)計(jì).ispLSI器件的結(jié)構(gòu)ispLSI器件的結(jié)構(gòu)圖是單乘積項(xiàng)圖是單乘積項(xiàng)結(jié)構(gòu)結(jié)構(gòu),將乘積項(xiàng)將乘積項(xiàng)0,4,10,13直接直接輸出輸出,與觸發(fā)器與觸發(fā)器連接連接,速度最快速度最快.圖是多模式結(jié)圖是多模式結(jié)構(gòu)構(gòu).前面四種模前面四種模式可以在同一式可以在同一個(gè)個(gè)GLB中混合中混合使用使用,圖中所示圖中所示是該結(jié)

10、構(gòu)一例是該結(jié)構(gòu)一例.O3采用采用3乘積乘積項(xiàng)驅(qū)動(dòng)的異或項(xiàng)驅(qū)動(dòng)的異或模式模式,O2采用高采用高速組態(tài)速組態(tài),O1采用采用單乘積項(xiàng)組態(tài)單乘積項(xiàng)組態(tài),O0采用采用11個(gè)乘個(gè)乘積項(xiàng)驅(qū)動(dòng)的標(biāo)積項(xiàng)驅(qū)動(dòng)的標(biāo)準(zhǔn)模式準(zhǔn)模式.ispLSI器件的結(jié)構(gòu)ispLSI器件的結(jié)構(gòu)四輸出邏輯宏單元中四輸出邏輯宏單元中4個(gè)個(gè)D觸發(fā)器的時(shí)鐘是連在一觸發(fā)器的時(shí)鐘是連在一起的起的,圖右下方的兩個(gè)圖右下方的兩個(gè)MUX中中,左邊一個(gè)用來(lái)選左邊一個(gè)用來(lái)選擇時(shí)鐘擇時(shí)鐘,右邊一個(gè)用來(lái)控右邊一個(gè)用來(lái)控制時(shí)鐘極性制時(shí)鐘極性.同樣同樣,四個(gè)觸四個(gè)觸發(fā)器的復(fù)位斷也是相連的發(fā)器的復(fù)位斷也是相連的.復(fù)位信號(hào)可以是全局復(fù)位復(fù)位信號(hào)可以是全局復(fù)位信號(hào)信號(hào),也

11、可以是本也可以是本GLB中中12或或19產(chǎn)生的復(fù)位信號(hào)產(chǎn)生的復(fù)位信號(hào),兩者是或的關(guān)系兩者是或的關(guān)系.在同一在同一個(gè)個(gè)GLB中中,4個(gè)觸發(fā)器同時(shí)個(gè)觸發(fā)器同時(shí)復(fù)位復(fù)位,而各而各GLB可不同時(shí)可不同時(shí)復(fù)位復(fù)位.ispLSI器件的結(jié)構(gòu)5.3.3布線區(qū)布線區(qū)1.全局布線區(qū)全局布線區(qū)GRP位于芯片中央位于芯片中央,將所有的片內(nèi)邏輯聯(lián)系在一起將所有的片內(nèi)邏輯聯(lián)系在一起,能預(yù)知輸入輸出之間的延遲能預(yù)知輸入輸出之間的延遲,提供了完善的片內(nèi)互聯(lián)性能提供了完善的片內(nèi)互聯(lián)性能.2.輸出布線區(qū)輸出布線區(qū)ORPORP是一個(gè)可編程的輸是一個(gè)可編程的輸出矩陣出矩陣,位于位于GLB和和IOC之間的可編程互聯(lián)陣列之間的可編程互聯(lián)

12、陣列,通過對(duì)通過對(duì)ORP的編程可以的編程可以.將任一個(gè)將任一個(gè)GLB的輸出送到的輸出送到16個(gè)個(gè)I/O端的某一個(gè)端的某一個(gè).isp1032的一大特點(diǎn)是的一大特點(diǎn)是IOC和和GLB之間沒有一一對(duì)應(yīng)的關(guān)系之間沒有一一對(duì)應(yīng)的關(guān)系.在在ORP旁邊有旁邊有16條通向條通向GRP的總線的總線,I/O單元可以使用單元可以使用,GLB輸出也可以通過輸出也可以通過ORP使用它使用它,從而方便的實(shí)現(xiàn)了從而方便的實(shí)現(xiàn)了I/O端復(fù)用功能和端復(fù)用功能和GLB之間的互聯(lián)之間的互聯(lián).ispLSI器件的結(jié)構(gòu)有時(shí)為了高速的工作有時(shí)為了高速的工作,GLB輸輸出還可跨過出還可跨過ORP直接與直接與I/O單元相連單元相連.ispLS

13、I器件的結(jié)構(gòu)5.3.4輸入輸出單元輸入輸出單元其內(nèi)部結(jié)構(gòu)如圖所示其內(nèi)部結(jié)構(gòu)如圖所示,有有6個(gè)多路開關(guān)個(gè)多路開關(guān)MUX,一個(gè)特殊的觸發(fā)器和一個(gè)特殊的觸發(fā)器和門電路門電路.IOC單元是用于將輸單元是用于將輸入信號(hào)入信號(hào),輸出信號(hào)或輸輸出信號(hào)或輸入輸出雙向信號(hào)與具入輸出雙向信號(hào)與具體的體的I/O管腳相連管腳相連,靠靠MUX1來(lái)選擇形成輸來(lái)選擇形成輸入入,輸出輸出,雙向雙向I/O口口.ispLSI器件的結(jié)構(gòu)MUX2和和MUX3用來(lái)選擇信用來(lái)選擇信號(hào)輸出途徑和輸出極性號(hào)輸出途徑和輸出極性.MUX4則用來(lái)選擇輸入組態(tài)則用來(lái)選擇輸入組態(tài)用何種方式輸入用何種方式輸入.IOC中的觸中的觸發(fā)器有兩種工作方式發(fā)器有

14、兩種工作方式,一種是一種是鎖存方式鎖存方式,在時(shí)鐘信號(hào)在時(shí)鐘信號(hào)0電平電平時(shí)鎖存時(shí)鎖存,二是寄存器方式二是寄存器方式,在在時(shí)鐘信號(hào)上升沿時(shí)將時(shí)鐘信時(shí)鐘信號(hào)上升沿時(shí)將時(shí)鐘信號(hào)存入寄存器號(hào)存入寄存器.觸發(fā)器的時(shí)鐘觸發(fā)器的時(shí)鐘由時(shí)鐘分配網(wǎng)絡(luò)提供由時(shí)鐘分配網(wǎng)絡(luò)提供,并通過并通過MUX5和和MUX6選擇和調(diào)整選擇和調(diào)整極性極性.觸發(fā)器的復(fù)位則由全局觸發(fā)器的復(fù)位則由全局復(fù)位信號(hào)復(fù)位信號(hào)RESET實(shí)現(xiàn)實(shí)現(xiàn).ispLSI器件的結(jié)構(gòu)ispLSI器件的結(jié)構(gòu)5.3.5巨塊的組成巨塊的組成一個(gè)巨塊包含一個(gè)巨塊包含8個(gè)個(gè)GLB,一一個(gè)輸出布線區(qū)個(gè)輸出布線區(qū),16個(gè)個(gè)I/O單元單元,兩個(gè)直接輸入兩個(gè)直接輸入(IN0,IN

15、1)ISP1016中有兩個(gè)巨塊中有兩個(gè)巨塊,ISP1032中有四個(gè)巨塊中有四個(gè)巨塊.兩個(gè)專用輸入端不經(jīng)過鎖存兩個(gè)專用輸入端不經(jīng)過鎖存器直接輸入器直接輸入.ispLSI器件的結(jié)構(gòu)圖中圖中8個(gè)個(gè)GLB可分可分別產(chǎn)生別產(chǎn)生8個(gè)個(gè)OE信號(hào)信號(hào),由八選一由八選一OE選擇選擇器選出器選出,連接到這連接到這個(gè)巨塊的所有個(gè)巨塊的所有I/O單元單元.GOE0和和GOE1是是ispLSI1000E系系列器件中兩個(gè)可以列器件中兩個(gè)可以選擇的選擇的“全局輸出全局輸出使能使能”引腳引腳.與兩與兩個(gè)專用輸入引腳是個(gè)專用輸入引腳是復(fù)用的復(fù)用的.ispLSI器件的結(jié)構(gòu)5.3.6時(shí)鐘分配網(wǎng)絡(luò)時(shí)鐘分配網(wǎng)絡(luò)CDN其輸入信號(hào)由四個(gè)專

16、用時(shí)鐘輸入引腳提供其輸入信號(hào)由四個(gè)專用時(shí)鐘輸入引腳提供.但時(shí)鐘網(wǎng)絡(luò)的輸入也可以是但時(shí)鐘網(wǎng)絡(luò)的輸入也可以是GLB的的4個(gè)輸出個(gè)輸出,以以便生成內(nèi)部時(shí)鐘電路便生成內(nèi)部時(shí)鐘電路,內(nèi)部時(shí)鐘由用戶自己定義內(nèi)部時(shí)鐘由用戶自己定義.24在系統(tǒng)編程原理和方法5.4.1在系統(tǒng)編程原理在系統(tǒng)編程原理在系統(tǒng)編程過程：在系統(tǒng)編程過程：1）將將JEDEC文件中的數(shù)據(jù)自文件中的數(shù)據(jù)自SDI端串端串行輸入數(shù)據(jù)寄存器。行輸入數(shù)據(jù)寄存器。2）將編程數(shù)據(jù)寫入將編程數(shù)據(jù)寫入EECMOS單元。單元。3）將寫入的數(shù)據(jù)自）將寫入的數(shù)據(jù)自SDO移出進(jìn)行校驗(yàn)。移出進(jìn)行校驗(yàn)。將編程數(shù)據(jù)寫入將編程數(shù)據(jù)寫入EECMOS單元過程：?jiǎn)卧^程：對(duì)起始行

17、編程時(shí)，先將欲寫入該行的數(shù)對(duì)起始行編程時(shí)，先將欲寫入該行的數(shù)據(jù)串行移入水平移位寄存器，并將據(jù)串行移入水平移位寄存器，并將地址移位寄存器中與地址移位寄存器中與0行對(duì)應(yīng)的位置置行對(duì)應(yīng)的位置置1，其余位置置，其余位置置0，讓該行被選中，在，讓該行被選中，在編程脈沖的作用下，將水平移位寄存器的數(shù)據(jù)寫入該行。然后地址移位寄存編程脈沖的作用下，將水平移位寄存器的數(shù)據(jù)寫入該行。然后地址移位寄存器移動(dòng)下一位，使陣列下一行被選中。器移動(dòng)下一位，使陣列下一行被選中。在系統(tǒng)編程原理和方法ISP器件編程時(shí)如何與外系統(tǒng)脫離器件編程時(shí)如何與外系統(tǒng)脫離：ISPLSI有兩種工作模式：正常模式和編輯模式。由編程使能信號(hào)有兩種工

18、作模式：正常模式和編輯模式。由編程使能信號(hào)來(lái)控制，當(dāng)來(lái)控制，當(dāng)為高電平時(shí)，器件處于正常模式；當(dāng)為高電平時(shí)，器件處于正常模式；當(dāng)為低電平時(shí)，為低電平時(shí)，器件所有器件所有I/O端的三態(tài)緩沖電路皆處于高阻狀態(tài)，切斷了芯片與外部電端的三態(tài)緩沖電路皆處于高阻狀態(tài)，切斷了芯片與外部電路的聯(lián)系，避免了芯片與外電路的相互影響。路的聯(lián)系，避免了芯片與外電路的相互影響。ispLSI器件有五個(gè)編程接口：器件有五個(gè)編程接口：,SDI,MODE,SDO,和和SCLK.一旦處一旦處在編輯模式下在編輯模式下,SDI完成兩種功能完成兩種功能,一是作為串行移位寄存器的輸入一是作為串行移位寄存器的輸入,二是作為編程狀態(tài)機(jī)的一個(gè)控

19、制信號(hào)二是作為編程狀態(tài)機(jī)的一個(gè)控制信號(hào),由由MODE控制控制,MODE為低時(shí)為低時(shí),SDI作為串行移位寄存器的輸入作為串行移位寄存器的輸入,為高時(shí)為高時(shí),作為控制信號(hào)作為控制信號(hào).SDO串行數(shù)據(jù)輸出端串行數(shù)據(jù)輸出端,將串行移位寄存器的輸出反饋給計(jì)算機(jī)將串行移位寄存器的輸出反饋給計(jì)算機(jī),對(duì)對(duì)數(shù)據(jù)進(jìn)行校驗(yàn)數(shù)據(jù)進(jìn)行校驗(yàn).SCLK提供串行移位寄存器和片內(nèi)時(shí)序機(jī)的時(shí)鐘信號(hào)提供串行移位寄存器和片內(nèi)時(shí)序機(jī)的時(shí)鐘信號(hào).對(duì)對(duì)ISP編程有許多步編程有許多步,這些步驟在計(jì)算機(jī)的命令下按一定順序執(zhí)行這些步驟在計(jì)算機(jī)的命令下按一定順序執(zhí)行,因此在因此在ISPLSI中安排了一個(gè)編程狀態(tài)機(jī)來(lái)控制編程操作中安排了一個(gè)編程狀態(tài)

20、機(jī)來(lái)控制編程操作.在系統(tǒng)編程原理和方法閑置狀態(tài)閑置狀態(tài):MODE,SDI均為低均為低.當(dāng)開始編程是當(dāng)開始編程是,必須通知必須通知ISP開始開始編程編程,有一個(gè)通知信號(hào)即識(shí)別碼有一個(gè)通知信號(hào)即識(shí)別碼.在系統(tǒng)編程原理和方法5.4.2ISP器件的編程方式器件的編程方式接在打印機(jī)端口接在打印機(jī)端口.2.1典型的典型的ISP編程電路編程電路在系統(tǒng)編程原理和方法2.2菊花鏈結(jié)構(gòu)菊花鏈結(jié)構(gòu):特殊的串行用編程方特殊的串行用編程方式式,特點(diǎn)是各片共一特點(diǎn)是各片共一套套ISP編程接口編程接口.類似移位寄存器類似移位寄存器.ABLE_HDL語(yǔ)言介紹語(yǔ)言介紹nABLE_HDL語(yǔ)言概覽語(yǔ)言概覽nABLE_HDL語(yǔ)言的基

21、本語(yǔ)法語(yǔ)言的基本語(yǔ)法nABLE_HDL模塊的基本結(jié)構(gòu)模塊的基本結(jié)構(gòu)ABLE_HDL語(yǔ)言概覽語(yǔ)言概覽ABLE源文件構(gòu)成：源文件構(gòu)成：頂層模塊頂層模塊低層模塊低層模塊ABLE_HDL設(shè)計(jì)的基本單位設(shè)計(jì)的基本單位模塊模塊ABLE_HDL語(yǔ)言概覽語(yǔ)言概覽n模塊結(jié)構(gòu)：模塊結(jié)構(gòu)：模塊開始（模塊開始（module語(yǔ)句）語(yǔ)句）標(biāo)志（標(biāo)志（flag語(yǔ)句）語(yǔ)句）標(biāo)題（標(biāo)題（title語(yǔ)句）語(yǔ)句）器件定義（器件定義（device語(yǔ)句）語(yǔ)句）管腳、節(jié)點(diǎn)定義（管腳、節(jié)點(diǎn)定義（pin，node語(yǔ)句）語(yǔ)句）屬性定義（屬性定義（istype語(yǔ)句）語(yǔ)句）常量定義（常量定義（constant語(yǔ)句）語(yǔ)句）宏定義（宏定義（macro

22、語(yǔ)句）語(yǔ)句）邏輯方程式（邏輯方程式（equations語(yǔ)句）語(yǔ)句）真值表（真值表（truth_table語(yǔ)句）語(yǔ)句）狀態(tài)圖（狀態(tài)圖（state_diagram語(yǔ)句）語(yǔ)句）熔絲段定義（熔絲段定義（fuses語(yǔ)句）語(yǔ)句）測(cè)試向量（測(cè)試向量（test_vectors語(yǔ)句）語(yǔ)句）模塊結(jié)束（模塊結(jié)束（end語(yǔ)句）語(yǔ)句）說(shuō)明段說(shuō)明段定義段定義段描述段描述段熔絲段熔絲段測(cè)試段測(cè)試段ABLE_HDL語(yǔ)言概覽語(yǔ)言概覽modulem6809a（模塊語(yǔ)句）（模塊語(yǔ)句）title6809memorydecodeJeanDesignerDataI/OCorpRedmondWA24Feb1984（標(biāo)題語(yǔ)句）（標(biāo)題語(yǔ)句）U

23、09adeviceP14L4;（器件定義）（器件定義）A15,A14,A13,A12,A11,A10pin1,2,3,4,5,6;（管腳定義）（管腳定義）ROM1,IO,ROM2,DRAMpin14,15,16,17;H,L,X=1,0,.X.;（常量定義）（常量定義）Address=A15,A14,A13,A12,A11,A10,.X.,.X.,.X.,.X.,.X.,.X.,.X.,.X.,.X.,.X.;Equations（方方程程）!DRAM=(Address=hE000)&(Address=hF000)&(Address=hF800);test_vectors(Address-ROM

24、1,ROM2,IO,DRAM)（測(cè)試向量）（測(cè)試向量）h0000-H,H,H,L;h4000-H,H,H,L;h8000-H,H,H,L;hC000-H,H,H,L;hE000-H,H,L,H;hE800-H,H,H,H;hF000-H,L,H,H;hF800-L,H,H,L;endm6809aABLE_HDL語(yǔ)言介紹語(yǔ)言介紹nABLE_HDL語(yǔ)言概覽語(yǔ)言概覽nABLE_HDL語(yǔ)言的基本語(yǔ)法語(yǔ)言的基本語(yǔ)法nABLE_HDL模塊的基本結(jié)構(gòu)模塊的基本結(jié)構(gòu)ABLE_HDL語(yǔ)言的基本語(yǔ)法語(yǔ)言的基本語(yǔ)法n關(guān)鍵字關(guān)鍵字關(guān)鍵字關(guān)鍵字功能說(shuō)明功能說(shuō)明關(guān)鍵字關(guān)鍵字功能說(shuō)明功能說(shuō)明Module模塊開始語(yǔ)句模塊開始

25、語(yǔ)句End模塊結(jié)束語(yǔ)句模塊結(jié)束語(yǔ)句Node節(jié)點(diǎn)說(shuō)明語(yǔ)句節(jié)點(diǎn)說(shuō)明語(yǔ)句Pin引腳說(shuō)明語(yǔ)句引腳說(shuō)明語(yǔ)句Title標(biāo)題語(yǔ)句標(biāo)題語(yǔ)句Device器件說(shuō)明語(yǔ)句器件說(shuō)明語(yǔ)句Equations邏輯方程邏輯方程State狀態(tài)說(shuō)明語(yǔ)句狀態(tài)說(shuō)明語(yǔ)句Property特征說(shuō)明語(yǔ)句特征說(shuō)明語(yǔ)句Declarations說(shuō)明段關(guān)鍵字說(shuō)明段關(guān)鍵字Test_vectors測(cè)試向量測(cè)試向量Truth_table真值表真值表ABLE_HDL語(yǔ)言的基本語(yǔ)法語(yǔ)言的基本語(yǔ)法關(guān)鍵字關(guān)鍵字功能說(shuō)明功能說(shuō)明關(guān)鍵字關(guān)鍵字功能說(shuō)明功能說(shuō)明Functional_block功能模塊說(shuō)明功能模塊說(shuō)明語(yǔ)句語(yǔ)句Fuses熔絲狀態(tài)說(shuō)明熔絲狀態(tài)說(shuō)明語(yǔ)句語(yǔ)句Asy

26、nc_reset異步復(fù)位狀態(tài)異步復(fù)位狀態(tài)描述語(yǔ)言描述語(yǔ)言Sync_reset同步復(fù)位狀態(tài)同步復(fù)位狀態(tài)描述語(yǔ)句描述語(yǔ)句Interface功能模塊接口功能模塊接口語(yǔ)句語(yǔ)句State_diagram 狀態(tài)圖關(guān)鍵字狀態(tài)圖關(guān)鍵字Goto無(wú)無(wú)條條件件轉(zhuǎn)轉(zhuǎn)移移語(yǔ)語(yǔ)句句Case-Endcase 條件選擇語(yǔ)句條件選擇語(yǔ)句If-Then-Else條件轉(zhuǎn)移語(yǔ)句條件轉(zhuǎn)移語(yǔ)句只能用于狀態(tài)只能用于狀態(tài)圖輸入圖輸入When-Then-Else條件轉(zhuǎn)移語(yǔ)句條件轉(zhuǎn)移語(yǔ)句只只能能用用于于方方程程中中ABLE_HDL語(yǔ)言的基本語(yǔ)法語(yǔ)言的基本語(yǔ)法關(guān)鍵字關(guān)鍵字功能說(shuō)明功能說(shuō)明關(guān)鍵字關(guān)鍵字功能說(shuō)明功能說(shuō)明With轉(zhuǎn)移方程語(yǔ)句轉(zhuǎn)移方程語(yǔ)句

27、Wait等待關(guān)鍵字等待關(guān)鍵字State_register狀態(tài)寄存器狀態(tài)寄存器說(shuō)明語(yǔ)句說(shuō)明語(yǔ)句Options控制選項(xiàng)定義控制選項(xiàng)定義語(yǔ)句語(yǔ)句Istype屬性說(shuō)明語(yǔ)句屬性說(shuō)明語(yǔ)句Cycle周期關(guān)鍵字周期關(guān)鍵字Xor_factors異或因子異或因子關(guān)鍵字關(guān)鍵字Trace跟蹤選項(xiàng)跟蹤選項(xiàng)關(guān)鍵字關(guān)鍵字Library庫(kù)引用語(yǔ)句庫(kù)引用語(yǔ)句Macro宏說(shuō)明語(yǔ)句宏說(shuō)明語(yǔ)句ABLE_HDL語(yǔ)言的基本語(yǔ)法語(yǔ)言的基本語(yǔ)法n標(biāo)志符標(biāo)志符標(biāo)志器件、引腳、節(jié)點(diǎn)、集合、輸入標(biāo)志器件、引腳、節(jié)點(diǎn)、集合、輸入/輸輸出信號(hào)等的合法字符序列出信號(hào)等的合法字符序列標(biāo)志符區(qū)分大小寫，且不能與關(guān)鍵字重名標(biāo)志符區(qū)分大小寫，且不能與關(guān)鍵字重名

28、n字符串字符串title 3:8encoder;n注釋注釋“declarationsection”“modulename(回車回車)ABLE_HDL語(yǔ)言的基本語(yǔ)法語(yǔ)言的基本語(yǔ)法n4種基數(shù)表示法種基數(shù)表示法RADIX命令改變?nèi)笔〉幕得罡淖內(nèi)笔〉幕祌adix2;“changedefaultbasetobinaryradix1010;“changefrombinarytodecimal基數(shù)名稱基數(shù)名稱基數(shù)基數(shù)前導(dǎo)符號(hào)前導(dǎo)符號(hào)舉例舉例十進(jìn)制值十進(jìn)制值二進(jìn)制二進(jìn)制2bb1015八進(jìn)制八進(jìn)制8oo7763十進(jìn)制十進(jìn)制10dd4343十六進(jìn)制十六進(jìn)制16hh0F15ABLE_HDL語(yǔ)言的基本語(yǔ)法語(yǔ)言的

29、基本語(yǔ)法n專用常量專用常量.C.正脈沖時(shí)鐘輸入（低高低轉(zhuǎn)換）正脈沖時(shí)鐘輸入（低高低轉(zhuǎn)換）.K.負(fù)脈沖時(shí)鐘輸入（高低高轉(zhuǎn)換）負(fù)脈沖時(shí)鐘輸入（高低高轉(zhuǎn)換）.D.時(shí)鐘下降沿時(shí)鐘下降沿.U.時(shí)鐘上升沿時(shí)鐘上升沿.F.浮動(dòng)輸入或輸出浮動(dòng)輸入或輸出.P.寄存器預(yù)加載寄存器預(yù)加載.X.任意值任意值.Z.高阻態(tài)測(cè)試輸入或輸出（三態(tài)值）高阻態(tài)測(cè)試輸入或輸出（三態(tài)值）.SVn.n=29，驅(qū)動(dòng)輸入到過電壓，驅(qū)動(dòng)輸入到過電壓29ABLE_HDL語(yǔ)言的基本語(yǔ)法語(yǔ)言的基本語(yǔ)法n運(yùn)算符及其優(yōu)先級(jí)運(yùn)算符及其優(yōu)先級(jí)類別類別運(yùn)算符運(yùn)算符優(yōu)先級(jí)優(yōu)先級(jí)說(shuō)明說(shuō)明算算術(shù)術(shù)運(yùn)運(yùn)算算符符-1取補(bǔ)取補(bǔ)2右移右移*2乘法乘法/2無(wú)符號(hào)除法無(wú)符號(hào)

30、除法%2取模取模+3加法加法-3減法減法ABLE_HDL語(yǔ)言的基本語(yǔ)法語(yǔ)言的基本語(yǔ)法Example：2#4$242#(4$2)6類別類別運(yùn)算符運(yùn)算符優(yōu)先級(jí)優(yōu)先級(jí)說(shuō)明說(shuō)明邏邏輯輯運(yùn)運(yùn)算算符符!1非非&2與與#3或或$3異或異或!$3同或同或ABLE_HDL語(yǔ)言的基本語(yǔ)法語(yǔ)言的基本語(yǔ)法類別類別運(yùn)算符運(yùn)算符優(yōu)先級(jí)優(yōu)先級(jí)說(shuō)明說(shuō)明關(guān)關(guān)系系運(yùn)運(yùn)算算符符=4等于等于！=4不等于不等于4小于小于4大于大于=4大于或等于大于或等于ABLE_HDL語(yǔ)言的基本語(yǔ)法語(yǔ)言的基本語(yǔ)法n賦值運(yùn)算符賦值運(yùn)算符=和和?=非時(shí)鐘賦值（組合邏輯輸出）非時(shí)鐘賦值（組合邏輯輸出）:=和和?:=時(shí)鐘賦值時(shí)鐘賦值（寄存器輸出）（寄存器輸出

31、）n在使用點(diǎn)擴(kuò)展名時(shí)使用在使用點(diǎn)擴(kuò)展名時(shí)使用=和和?=運(yùn)算符運(yùn)算符n?=和和?:=用于隨意條件的賦值用于隨意條件的賦值q0:=a&b;（沒有指定寄存器類型）（沒有指定寄存器類型）q0.d=a*b;（D型寄存器）型寄存器）ABLE_HDL語(yǔ)言的基本語(yǔ)法語(yǔ)言的基本語(yǔ)法TRUTH_TABLE(A,B-F);1,1-0;1,0-1;0,1-1;DCSETF=A&!B#!A&B;F?=!A&!B（toenhanceoptimization）ABLE_HDL語(yǔ)言的基本語(yǔ)法語(yǔ)言的基本語(yǔ)法n集合集合n一組可作為整體進(jìn)行運(yùn)算的信號(hào)和常量一組可作為整體進(jìn)行運(yùn)算的信號(hào)和常量MULTOUT=B0,B1,B2,B3,B

32、4,B5,B6,B7;SELECT=S0,S1,S2 MULTOUT=B0.B7;SELECT=S0.S2;n用集合運(yùn)算實(shí)現(xiàn)布爾方程用集合運(yùn)算實(shí)現(xiàn)布爾方程ChipSel=A15&!A14&A13;（16位地址線中的高三位）位地址線中的高三位）Addr=A15,A14,A13;（定義常量集合）（定義常量集合）ChipSel=Addr=1,0,1;（方程）（方程）ChipSel=Addr=5;ABLE_HDL語(yǔ)言的基本語(yǔ)法語(yǔ)言的基本語(yǔ)法Addr=A15.A0;X=.X.;ChipSel=Addr=1,0,1,X,X,X,X,X,X,X,X,X,X,X,X,X;ChipSel=(Addr=hA000

33、)&(Addr輸出輸出/集合集合:雙向雙向/集合）；集合）；moduleand1Interface(ia1,ia2,ia3-oa1);Title3inputsandgate;ABLE_HDL模塊的基本結(jié)構(gòu)模塊的基本結(jié)構(gòu)n頂層模塊接口說(shuō)明頂層模塊接口說(shuō)明n關(guān)鍵字關(guān)鍵字:INTERFACEn語(yǔ)法語(yǔ)法:低層模塊名低層模塊名INTERFACE（輸入（輸入值值-輸出輸出/集合：集合：雙向雙向/集合）；集合）；n功能塊語(yǔ)句功能塊語(yǔ)句n關(guān)鍵字關(guān)鍵字:FUNCTIONAL_BLOCKn語(yǔ)法語(yǔ)法:例化名例化名FUNCTIONAL_BLOCK模塊名；模塊名；and1interface(ia1,ia2,ia3-oa

34、1);and1_1fuctional_blockand1;ABLE_HDL模塊的基本結(jié)構(gòu)模塊的基本結(jié)構(gòu)n符號(hào)狀態(tài)說(shuō)明符號(hào)狀態(tài)說(shuō)明n狀態(tài)寄存器說(shuō)明狀態(tài)寄存器說(shuō)明n關(guān)鍵字關(guān)鍵字:STATE_REGISTERn語(yǔ)法語(yǔ)法:狀態(tài)寄存器標(biāo)志狀態(tài)寄存器標(biāo)志STATE_REGISTERISTYPE屬性屬性;n狀態(tài)說(shuō)明狀態(tài)說(shuō)明n關(guān)鍵字關(guān)鍵字:STATEn語(yǔ)法語(yǔ)法:狀態(tài)標(biāo)志符狀態(tài)標(biāo)志符,狀態(tài)標(biāo)志符狀態(tài)標(biāo)志符,STATE狀態(tài)值狀態(tài)值,狀態(tài)值狀態(tài)值,;ABLE_HDL模塊的基本結(jié)構(gòu)模塊的基本結(jié)構(gòu)n宏說(shuō)明宏說(shuō)明n關(guān)鍵字關(guān)鍵字:MACROn語(yǔ)法語(yǔ)法:宏標(biāo)志符宏標(biāo)志符MACRO啞變量啞變量,啞變量啞變量,塊塊；n在源文件中

35、使用宏可避免重復(fù)寫一些功能塊的代碼在源文件中使用宏可避免重復(fù)寫一些功能塊的代碼n庫(kù)說(shuō)明庫(kù)說(shuō)明n關(guān)鍵字關(guān)鍵字:LIBRARYn語(yǔ)法語(yǔ)法:LIBRARY庫(kù)名庫(kù)名n將指定的將指定的ABLE-HDL庫(kù)文件插入到當(dāng)前文件中庫(kù)文件插入到當(dāng)前文件中ABLE_HDL模塊的基本結(jié)構(gòu)模塊的基本結(jié)構(gòu)n邏輯描述部邏輯描述部n點(diǎn)擴(kuò)展名點(diǎn)擴(kuò)展名Q1.CLK=PULSE;Q2.D=A1&A2#A3;BACK與器件結(jié)構(gòu)無(wú)關(guān)與器件結(jié)構(gòu)無(wú)關(guān)的點(diǎn)擴(kuò)展名的點(diǎn)擴(kuò)展名ABLE_HDL模塊的基本結(jié)構(gòu)模塊的基本結(jié)構(gòu)n邏輯等式邏輯等式n關(guān)鍵字關(guān)鍵字:EQUATIONSn語(yǔ)法語(yǔ)法:EQUATIONSin器件名器件名信號(hào)名信號(hào)名?=表達(dá)式；表達(dá)式

36、；信號(hào)名信號(hào)名?:=表達(dá)式；表達(dá)式；WHEN-THEN-ELSE語(yǔ)句；語(yǔ)句；n真值表真值表n關(guān)鍵字關(guān)鍵字:TRUTH_TABLEn語(yǔ)法語(yǔ)法:TRUTH_TABLE(輸入輸入-輸出輸出)TRUTH_TABLE(輸入輸入:寄存器輸出寄存器輸出-輸出輸出)ABLE_HDL模塊的基本結(jié)構(gòu)模塊的基本結(jié)構(gòu)(1)TRUTH_TABLE(a,load:q)0,0,0:1;0,1,0:0;1,0,0:1;1,1,0:0;0,0,1:0;1,0,1:1;0,1,1:0;1,1,1:1;(2)EQUATIONSq:=a&load#!&!load;ABLE_HDL模塊的基本結(jié)構(gòu)模塊的基本結(jié)構(gòu)n狀態(tài)描述狀態(tài)描述n關(guān)鍵字

37、關(guān)鍵字:STATE_DIAGRAMn語(yǔ)法語(yǔ)法:STATE_DIAGRAM狀態(tài)寄存器狀態(tài)寄存器-狀態(tài)輸出狀態(tài)輸出STATE狀態(tài)表達(dá)式狀態(tài)表達(dá)式:邏輯等式邏輯等式邏輯等式邏輯等式狀態(tài)轉(zhuǎn)換狀態(tài)轉(zhuǎn)換n說(shuō)明：狀態(tài)轉(zhuǎn)換用說(shuō)明：狀態(tài)轉(zhuǎn)換用IF-THEN-ELSE、CASE或或GOTO語(yǔ)句實(shí)現(xiàn)，在這些語(yǔ)句后可選用語(yǔ)句實(shí)現(xiàn)，在這些語(yǔ)句后可選用WITH語(yǔ)句語(yǔ)句ABLE_HDL模塊的基本結(jié)構(gòu)模塊的基本結(jié)構(gòu)狀態(tài)狀態(tài)1狀態(tài)狀態(tài)2狀態(tài)狀態(tài)3狀態(tài)狀態(tài)4W=2W=1無(wú)條件轉(zhuǎn)移無(wú)條件轉(zhuǎn)移y!=3y=3無(wú)條件轉(zhuǎn)移無(wú)條件轉(zhuǎn)移ABLE_HDL模塊的基本結(jié)構(gòu)模塊的基本結(jié)構(gòu)current_state=a,b;state_diagramc

38、urrent_statestate1:w=1;y=1;goto4;state2:ify=3then3else4;state3:w=2;y=w;goto2;state4:y=3;casew=1:2;w=2:1;endcase;ABLE_HDL模塊的基本結(jié)構(gòu)模塊的基本結(jié)構(gòu)n測(cè)試向量部測(cè)試向量部n測(cè)試向量測(cè)試向量n關(guān)鍵字關(guān)鍵字:TEST_VECTORSn語(yǔ)法語(yǔ)法:TEST_VECTORS注釋注釋（輸入（輸入-輸出）輸出）輸入值輸入值-輸出值輸出值;test_vectors(A,B-C,D)0,0-1,1;0,1-1,0;1,0-0,1;1,1-0,0;ABLE_HDL模塊的基本結(jié)構(gòu)模塊的基本結(jié)構(gòu)n跟蹤語(yǔ)句跟蹤語(yǔ)句n關(guān)鍵字關(guān)鍵字:TRACEn語(yǔ)法語(yǔ)法:TRACE（輸入（輸入-輸出）輸出）;n說(shuō)明說(shuō)明:用于控制模擬時(shí)顯示哪些輸入和輸出，可用于控制模擬時(shí)顯示哪些輸入和輸出，可放放在測(cè)試向量之前或測(cè)試向量中在測(cè)試向量之前或測(cè)試向量中n結(jié)束部結(jié)束部n關(guān)鍵字關(guān)鍵字:ENDn語(yǔ)法語(yǔ)法:END模塊名模塊名P178習(xí)題3，4，8，9，11，13，17，18，19，20，23，24