半導(dǎo)體器件物理課件第六章.ppt

《半導(dǎo)體器件物理課件第六章.ppt》由會(huì)員分享，可在線閱讀，更多相關(guān)《半導(dǎo)體器件物理課件第六章.ppt（107頁(yè)珍藏版）》請(qǐng)?jiān)谘b配圖網(wǎng)上搜索。

第六章金屬 氧化物 半導(dǎo)體場(chǎng)效應(yīng)晶體管 1 6 1 電容6 2電容 電壓特性6 3 基本工作原理6 4頻率限制特性6 5 技術(shù)6 6MOSFET概念擴(kuò)展 6 1MOS電容 6 1 1能帶圖6 1 2耗盡層厚度6 1 3功函數(shù)差6 1 4平帶電壓6 1 5閾值電壓6 1 6電荷分布 3 6 1MOS電容MOS電容結(jié)構(gòu) 氧化層厚度 氧化層介電常數(shù) Al或高摻雜的多晶Si n型Si或p型Si SiO2 4 實(shí)際的鋁線 氧化層 半導(dǎo)體 M 約10000AO 250AS 約0 5 1mm 5 6 1MOS電容表面能帶圖 p型襯底 1 負(fù)柵壓情形 導(dǎo)帶底能級(jí) 禁帶中心能級(jí) 費(fèi)米能級(jí) 價(jià)帶頂能級(jí) 6 6 1MOS電容表面能帶圖 p型襯底 2 小的正柵壓情形 大的正柵壓情形 耗盡層 反型層 耗盡層 7 6 1MOS電容表面能帶圖 n型襯底 1 正柵壓情形 8 6 1MOS電容表面能帶圖 n型襯底 2 小的負(fù)柵壓情形 大的負(fù)柵壓情形 9 6 1MOS電容空間電荷區(qū)厚度 表面耗盡情形 費(fèi)米勢(shì) 表面勢(shì) 表面空間電荷區(qū)厚度 半導(dǎo)體表面電勢(shì)與體內(nèi)電勢(shì)之差 半導(dǎo)體體內(nèi)費(fèi)米能級(jí)與禁帶中心能級(jí)之差的電勢(shì)表示 采用單邊突變結(jié)的耗盡層近似 P型襯底 10 6 1MOS電容空間電荷區(qū)厚度 表面反型情形 閾值反型點(diǎn)條件 表面處的電子濃度 體內(nèi)的空穴濃度 表面空間電荷區(qū)厚度 P型襯底 表面電子濃度 體內(nèi)空穴濃度 柵電壓 閾值電壓 表面空間電荷區(qū)厚度達(dá)到最大值 11 6 1MOS電容空間電荷區(qū)厚度 n型襯底情形 閾值反型點(diǎn)條件 表面勢(shì) 費(fèi)米勢(shì)的2倍 表面處的空穴濃度 體內(nèi)的電子濃度 柵電壓 閾值電壓 表面空間電荷區(qū)厚度 表面勢(shì) n型襯底 12 6 1MOS電容功函數(shù)差 MOS接觸前的能帶圖 金屬的功函數(shù) 金屬的費(fèi)米能級(jí) 二氧化硅的禁帶寬度 二氧化硅的電子親和能 硅的電子親和能 絕緣體不允許電荷在金屬和半導(dǎo)體之間進(jìn)行交換 13 6 1MOS電容功函數(shù)差 MOS結(jié)構(gòu)的能帶圖 條件 零柵壓 熱平衡 零柵壓下氧化物二側(cè)的電勢(shì)差 修正的金屬功函數(shù) 零柵壓下半導(dǎo)體的表面勢(shì) 修正的硅的電子親和能 二氧化硅的電子親和能 14 6 1MOS電容功函數(shù)差 計(jì)算公式 內(nèi)建電勢(shì)差 15 6 1MOS電容功函數(shù)差 n 摻雜多晶硅柵 P Si 0 近似相等 n 摻雜至簡(jiǎn)并 簡(jiǎn)并 degenerate退化 衰退 16 6 1MOS電容功函數(shù)差 p 摻雜多晶硅柵 P Si p 摻雜至簡(jiǎn)并 0 17 6 1MOS電容功函數(shù)差 n型襯底情形 負(fù)柵壓的大小 18 6 1MOS電容平帶電壓 定義 MOS結(jié)構(gòu)中半導(dǎo)體表面能帶彎曲的原因金屬與半導(dǎo)體之間加有電壓 柵壓 半導(dǎo)體與金屬之間存在功函數(shù)差氧化層中存在凈的空間電荷平帶電壓定義 使半導(dǎo)體表面能帶無(wú)彎曲需施加的柵電壓來(lái)源 金屬與半導(dǎo)體之間的功函數(shù)差 氧化層中的凈空間電荷 單位面積電荷數(shù) 金屬上的電荷密度 19 6 1MOS電容平帶電壓 公式 Vox0 s0 ms 零柵壓時(shí) 單位面積電荷數(shù) 金屬上的電荷密度 20 6 1MOS電容閾值電壓 公式 閾值電壓 達(dá)到閾值反型點(diǎn)時(shí)所需的柵壓 表面勢(shì) 費(fèi)米勢(shì)的2倍 QSDmax eNaxdT 忽略反型層電荷 21 費(fèi)米勢(shì) 表面耗盡層最大厚度 單位面積表面耗盡層電荷 單位面積柵氧化層電容 平帶電壓 閾值電壓 6 1MOS電容n型襯底與p型襯底的比較 p型襯底MOS結(jié)構(gòu) n型襯底MOS結(jié)構(gòu) 閾值電壓典型值 金屬 半導(dǎo)體功函數(shù)差 22 23 6 1MOS電容表面空間電荷層電荷與表面勢(shì)的關(guān)系 6 1MOS電容表面空間電荷層電荷與表面勢(shì)的關(guān)系 堆積 平帶 耗盡 弱反型 強(qiáng)反型 24 6 2C V特性什么是C V特性 平帶 電容 電壓特性 25 6 2C V特性堆積狀態(tài) 加負(fù)柵壓 堆積層電荷能夠跟得上柵壓的變化 相當(dāng)于柵介質(zhì)平板電容 26 6 2C V特性平帶狀態(tài) 所加負(fù)柵壓正好等于平帶電壓VFB 使半導(dǎo)體表面能帶無(wú)彎曲 27 6 2C V特性耗盡狀態(tài) 加小的正柵壓 表面耗盡層電荷隨柵壓的變化而變化 出現(xiàn)耗盡層電容 C 相當(dāng)與Cox與Csd 串聯(lián) 28 6 2C V特性強(qiáng)反型狀態(tài) 低頻 加大的正柵壓且柵壓變化較慢 反型層電荷跟得上柵壓的變化 29 6 2C V特性n型與p型的比較 p型襯底MOS結(jié)構(gòu) n型襯底MOS結(jié)構(gòu) 30 6 2C V特性反型狀態(tài) 高頻 加較大的正柵壓 使反型層電荷出現(xiàn) 但柵壓變化較快 反型層電荷跟不上柵壓的變化 只有耗盡層電容對(duì)C有貢獻(xiàn) 此時(shí) 耗盡層寬度乃至耗盡層電容基本不隨柵壓變化而變化 柵壓頻率的影響 31 6 2C V特性氧化層電荷的影響 例圖 因?yàn)镼ss均為正電荷 需要額外犧牲負(fù)電荷來(lái)中和界面的正電 所以平帶電壓更負(fù) 32 6 3MOSFET基本工作原理 MOS結(jié)構(gòu)電流電壓關(guān)系 概念電流電壓關(guān)系 推導(dǎo)跨導(dǎo)襯底偏置效應(yīng) 33 6 3MOSFET原理MOSFET結(jié)構(gòu) N溝道增強(qiáng)型MOS場(chǎng)效應(yīng)管的結(jié)構(gòu)示意圖 1 結(jié)構(gòu) 2 符號(hào) 3 基本參數(shù) 溝道長(zhǎng)度L 跟工藝水平有關(guān) 溝道寬度W柵氧化層厚度tox 34 6 3MOSFET原理MOSFET分類 1 n溝道MOSFET p型襯底 n型溝道 電子導(dǎo)電VDS 0 使電子從源流到漏 p溝道MOSFET n型襯底 p型溝道 空穴導(dǎo)電VDS 0 使空穴從源流到漏 按照導(dǎo)電類型的不同可分為 35 6 3MOSFET原理MOSFET分類 2 n溝道增強(qiáng)型MOSFET 零柵壓時(shí)不存在反型溝道 VTN 0 n溝道耗盡型MOSFET 零柵壓時(shí)已存在反型溝道 VTN 0 按照零柵壓時(shí)有無(wú)導(dǎo)電溝道可分為 36 6 3MOSFET原理MOSFET分類 3 p溝道增強(qiáng)型MOSFET 零柵壓時(shí)不存在反型溝道 VTP 0 p溝道耗盡型MOSFET 零柵壓時(shí)已存在反型溝道 VTP 0 37 增強(qiáng)型 柵壓為0時(shí)不導(dǎo)通N溝 正電壓開(kāi)啟 1 導(dǎo)通 P溝 負(fù)電壓開(kāi)啟 0 導(dǎo)通 耗盡型 柵壓為0時(shí)已經(jīng)導(dǎo)通N溝 很負(fù)才關(guān)閉 P溝 很正才關(guān)閉 38 6 3 2N溝道增強(qiáng)型MOS場(chǎng)效應(yīng)管工作原理 1 VGS對(duì)半導(dǎo)體表面空間電荷區(qū)狀態(tài)的影響 1 VGS 0 漏源之間相當(dāng)于兩個(gè)背靠背的PN結(jié) 無(wú)論漏源之間加何種極性電壓 總是不導(dǎo)電 當(dāng)VGS逐漸增大時(shí) 柵氧化層下方的半導(dǎo)體表面會(huì)發(fā)生什么變化 39 2 VGS 0逐漸增大 柵氧化層中的場(chǎng)強(qiáng)越來(lái)越大 它們排斥P型襯底靠近SiO2一側(cè)的空穴 形成由負(fù)離子組成的耗盡層 增大VGS耗盡層變寬 當(dāng)VGS繼續(xù)升高時(shí) 溝道加厚 溝道電阻減少 在相同VDS的作用下 ID將進(jìn)一步增加 由于吸引了足夠多P型襯底的電子 會(huì)在耗盡層和SiO2之間形成可移動(dòng)的表面電荷層 反型層 N型導(dǎo)電溝道 這時(shí) 在VDS的作用下就會(huì)形成ID 40 閾值電壓 使半導(dǎo)體表面達(dá)到強(qiáng)反型時(shí)所需加的柵源電壓 用VT表示 閾值電壓 MOS場(chǎng)效應(yīng)管利用VGS來(lái)控制半導(dǎo)體表面 感應(yīng)電荷 的多少 來(lái)改變溝道電阻 從而控制漏極電流ID MOSFET是一種電壓控制型器件 MOSFET能夠工作的關(guān)鍵是半導(dǎo)體表面必須有導(dǎo)電溝道 而只有表面達(dá)到強(qiáng)反型時(shí)才會(huì)有溝道形成 41 2 VDS對(duì)導(dǎo)電溝道的影響 VGS VT c VDS VGS VT 即VGD VT 靠近漏極溝道達(dá)到臨界開(kāi)啟程度 出現(xiàn)預(yù)夾斷 VDS VDSat b 0VT 導(dǎo)電溝道呈現(xiàn)一個(gè)楔形 靠近漏端的導(dǎo)電溝道減薄 VDS 0 但值較小時(shí) VDS對(duì)溝道影響可忽略 溝道厚度均勻 d VDS VGS VT 即VGD VT 夾斷區(qū)發(fā)生擴(kuò)展 夾斷點(diǎn)向源端移動(dòng) 42 3 N溝道增強(qiáng)型MOS場(chǎng)效應(yīng)管的特性曲線 1 輸出特性曲線 假設(shè)VGS 5V 輸出特性曲線 飽和區(qū) ID IDSat 43 VT 2 轉(zhuǎn)移特性曲線 假設(shè)VDS 5V a VGS VT器件內(nèi)不存在導(dǎo)電溝道 器件處于截止?fàn)顟B(tài) 沒(méi)有輸出電流 b VGS VT器件內(nèi)存在導(dǎo)電溝道 器件處于導(dǎo)通狀態(tài) 有輸出電流 且VGS越大 溝道導(dǎo)電能力越強(qiáng) 輸出電流越大 轉(zhuǎn)移特性曲線 44 4 N溝道耗盡型MOS場(chǎng)效應(yīng)管 1 N溝道耗盡型MOS場(chǎng)效應(yīng)管結(jié)構(gòu) 1 結(jié)構(gòu) 2 符號(hào) 45 2 基本工作原理 a 當(dāng)VGS 0時(shí) VDS加正向電壓 產(chǎn)生漏極電流ID 此時(shí)的漏極電流稱為漏極飽和電流 用IDSS表示 b 當(dāng)VGS 0時(shí) ID進(jìn)一步增加 c 當(dāng)VGS 0時(shí) 隨著VGS的減小漏極電流逐漸減小 直至ID 0 對(duì)應(yīng)ID 0的VGS稱為夾斷電壓 用符號(hào)VP表示 46 47 小結(jié) 按照導(dǎo)電類型分MOS管分為NMOS和PMOS 按照零柵壓時(shí)有無(wú)溝道又分為增強(qiáng)型和耗盡型兩種形式 NMOS和PMOS結(jié)構(gòu)十分相似 只是兩者的襯底及源漏區(qū)摻雜類型剛好相反 特性曲線 輸出特性曲線 非飽和區(qū) 飽和區(qū) 擊穿區(qū) 轉(zhuǎn)移特性曲線 表征了VGS對(duì)ID的控制能力 工作原理 VGS 耗盡 弱反型 強(qiáng)反型VDS 減薄 夾斷 擴(kuò)展 耗盡型器件形成的原因 其基本特性與增強(qiáng)型器件之間的不同點(diǎn) 定性分析 48 6 3MOSFET原理I V特性 基本假設(shè) 溝道中的電流是由漂移而非擴(kuò)散產(chǎn)生的 長(zhǎng)溝器件 柵氧化層中無(wú)電流緩變溝道近似 即垂直于溝道方向上的電場(chǎng)變化遠(yuǎn)大于平行于溝道方向上的電場(chǎng)變化 近似認(rèn)為 方向 為常數(shù) 氧化層中的所有電荷均可等效為Si SiO2界面處的有效電荷密度耗盡層厚度沿溝道方向上是一個(gè)常數(shù)溝道中的載流子遷移率與空間坐標(biāo)無(wú)關(guān)襯底與源極之間的電壓為零 49 6 3MOSFET原理I V特性 溝道電流 50 6 3MOSFET原理I V特性 溝道電流 電流密度 漂移電流密度為 6 3MOSFET原理I V特性 溝道電流 X方向的電流強(qiáng)度 反型層中平行于溝道方向的電場(chǎng) 52 6 3MOSFET原理I V特性 電中性條件 53 高斯定理 相互抵消 E5 E6 0 即使有也相互抵消 E3 0 表面所在材料的介電常數(shù) 某閉合表面 沿閉合表面向外法線方向的電場(chǎng)強(qiáng)度 該閉合表面所包圍區(qū)域的總電荷量 6 3MOSFET原理I V特性 表面電荷 54 6 3MOSFET原理I V特性 反型層電荷與電場(chǎng) 氧化層電勢(shì) 半導(dǎo)體表面空間電荷區(qū)的單位面積電荷 氧化層中垂直于溝道方向的電場(chǎng) 由上三式可得反型層單位面積的電荷 不應(yīng)是x或Vx的函數(shù) 電流連續(xù)性定律 55 6 3MOSFET原理I V特性 線性區(qū)與飽和區(qū) 56 6 3MOSFET原理p溝增強(qiáng)型MOSFET的I V特性 57 6 3MOSFET原理跨導(dǎo) 晶體管增益 模型 跨導(dǎo)用來(lái)表征MOSFET的放大能力 令 材料參數(shù) 設(shè)計(jì)參數(shù) 工藝參數(shù) 影響跨導(dǎo)的因素 58 6 3MOSFET原理襯底偏置效應(yīng) 1 0 必須反偏或零偏 Vsb Vs Vb 0 即Vb更負(fù) 這樣才反偏 在溝道源端感應(yīng)出來(lái)的電子全跑掉了 59 6 3MOSFET原理襯底偏置效應(yīng) 2 能帶圖 襯底偏壓表面準(zhǔn)費(fèi)米能級(jí)反型條件耗盡層電荷 不同襯偏電壓條件下的能帶圖 60 6 3MOSFET原理襯底偏置效應(yīng) 4 閾值電壓 需更大的正柵壓才能反型 且VSB越大 VT越大 體效應(yīng)系數(shù) 61 6 4頻率限制特性交流小信號(hào)參數(shù) 源極串聯(lián)電阻 柵源交疊電容 漏極串聯(lián)電阻 柵漏交疊電容 漏 襯底pn結(jié)電容 柵源電容 柵漏電容 跨導(dǎo) 寄生參數(shù) 本征參數(shù) 62 6 4頻率限制特性完整的小信號(hào)等效電路 共源n溝MOSFET小信號(hào)等效電路 總的柵源電容 總的柵漏電容 與ID VDS曲線的斜率有關(guān) 63 6 4頻率限制特性簡(jiǎn)化的小信號(hào)等效電路 低頻條件下只計(jì)入rs 只計(jì)入本征參數(shù) 低頻條件下只計(jì)入rds 64 6 4頻率限制特性MOSFET頻率限制因素 限制因素2 對(duì)柵電極或電容充電需要時(shí)間 限制因素1 溝道載流子從源到漏運(yùn)動(dòng)需要時(shí)間 溝道渡越時(shí)間通常不是主要頻率限制因素 對(duì)SiMOSFET 飽和漂移速度 65 6 4頻率限制特性電流 頻率關(guān)系 負(fù)載電阻 輸入電流 輸出電流 對(duì)柵電容充電需要時(shí)間 消去電壓變量VD 66 6 4頻率限制特性密勒電容等效 67 截止頻率 電流增益為1時(shí)的頻率 提高頻率特性 提高遷移率 100方向 工藝優(yōu)質(zhì) 縮短L 減小寄生電容 增大跨導(dǎo) 68 6 4頻率限制特截止頻率推導(dǎo) 小結(jié)1 MOS電容是MOSFET的核心 隨表面勢(shì)的不同 半導(dǎo)體表面可以處于堆積 平帶 耗盡 本征 弱反型 強(qiáng)反型等狀態(tài) MOSFET導(dǎo)通時(shí)工作在強(qiáng)反型狀態(tài) 柵壓 功函數(shù)差 氧化層電荷都會(huì)引起半導(dǎo)體表面能帶的彎曲或表面勢(shì) 表面處于平帶時(shí)的柵壓為平帶電壓 使表面處于強(qiáng)反型的柵壓為閾值電壓 閾值電壓與平帶電壓 半導(dǎo)體摻雜濃度 氧化層電荷 氧化層厚度等有關(guān) C V曲線常用于表征MOS電容的性質(zhì) 氧化層電荷使C V曲線平移 界面陷阱使C V曲線變緩 MOSFET根據(jù)柵壓的變化可以處于導(dǎo)通 強(qiáng)反型 或者截止?fàn)顟B(tài) 故可用作開(kāi)關(guān) 加在柵源上的信號(hào)電壓的微小變化可以引起漏源電流的較大變化 故可用作放大 69 小結(jié)2 MOSFET可以分為n溝道 p溝道 增強(qiáng)型 耗盡型 對(duì)于不同類型的MOSFET 柵源電壓 漏源電壓 閾值電壓的極性不同 特性曲線和特性函數(shù)是描述MOSFET電流 電壓特性的主要方式 跨導(dǎo)和截止頻率是表征MOSFET性質(zhì)的兩個(gè)最重要的參數(shù) 根據(jù)MOSFET的轉(zhuǎn)移特性 ID VGS 可分為導(dǎo)通區(qū)和截止區(qū) 根據(jù)MOSFET的輸出特性 ID VDS 可分為線性區(qū) 非飽和區(qū)和飽和區(qū) 影響MOSFET頻率特性的因素有柵電容充放電時(shí)間和載流子溝道渡越時(shí)間 通常前者是決定MOSFET截止頻率的主要限制因素 CMOS技術(shù)使n溝MOSFET和p溝MOSFET的優(yōu)勢(shì)互補(bǔ) 但可能存在閂鎖等不良效應(yīng) 70 6 6MOSFET概念的深入 6 6 1非理想效應(yīng)6 6 2MOSFET按比例縮小理論6 6 3閾值電壓的修正6 6 4附加電學(xué)特性6 6 5輻射和熱電子效應(yīng) 71 6 6 1非理想效應(yīng)亞閾值電流 定義 亞閾值電流 72 6 6 1非理想效應(yīng)亞閾值電流 比較 施加小的漏電壓時(shí) n溝道MOSFET溝道表面勢(shì)示意圖 堆積狀態(tài) 勢(shì)壘很高 電子無(wú)法躍過(guò) 無(wú)法形成表面電流 弱反型狀態(tài) 勢(shì)壘較低 電子有一定的幾率越過(guò)勢(shì)壘 形成亞閾值電流 強(qiáng)反型狀態(tài) 勢(shì)壘極低 大量電子越過(guò)勢(shì)壘 形成溝道電流 73 6 6 1非理想效應(yīng)亞閾值電流 電壓特性 IDsub VDS曲線的斜率是半導(dǎo)體摻雜濃度和界面態(tài)密度的函數(shù) 可通過(guò)對(duì)曲線斜率的測(cè)量來(lái)實(shí)驗(yàn)確定氧化層 半導(dǎo)體界面態(tài)密度 74 6 6 1非理想效應(yīng)溝道長(zhǎng)度調(diào)制效應(yīng) 機(jī)理 75 6 6 1非理想效應(yīng)溝道長(zhǎng)度調(diào)制效應(yīng) 模型1 視作漏 襯pn結(jié)空間電荷區(qū)的擴(kuò)展 76 6 6 1非理想效應(yīng)溝道長(zhǎng)度調(diào)制效應(yīng) 模型2 77 6 6 1非理想效應(yīng)溝道長(zhǎng)度調(diào)制效應(yīng) 影響因素 ID的實(shí)測(cè)值高于理論值 在飽和區(qū) 實(shí)測(cè)ID隨VDS增加而緩慢增加 78 6 6 1非理想效應(yīng)遷移率變化 縱向電場(chǎng)的影響 1 表面散射 79 6 6 1非理想效應(yīng)遷移率變化 縱向電場(chǎng)的影響 2 體遷移率 典型值600cm2 Vs NMOS 表面遷移率 典型值0 03 有效遷移率 有效遷移率經(jīng)驗(yàn)表達(dá)式 80 6 6 1非理想效應(yīng)遷移率變化 漂移速度與電場(chǎng)的關(guān)系 峰值電場(chǎng)強(qiáng)度 峰值漂移速度 飽和漂移速度 81 6 6 1非理想效應(yīng)遷移率變化 Si的情形 低場(chǎng) 遷移率不隨E而變 高場(chǎng) 遷移率隨E增加而下降 強(qiáng)場(chǎng) 遷移率與E成反比 82 6 6 1非理想效應(yīng)遷移率變化 GaAs InP的情形 與Si相比 GaAs InP的特點(diǎn) 存在漂移速度峰值遷移率大存在負(fù)微分遷移率區(qū)飽和漂移速度小 83 6 6 1非理想效應(yīng)遷移率變化 速度飽和效應(yīng) 漏源電流下降 提前飽和 飽和漏源電流與柵壓成線性關(guān)系 飽和區(qū)跨導(dǎo)與偏壓及溝道長(zhǎng)度無(wú)關(guān) 截止頻率與柵壓無(wú)關(guān) 84 6 6 1非理想效應(yīng)彈道輸運(yùn) 非彈道輸運(yùn)MOSFET溝道長(zhǎng)度L 0 1 m 大于散射平均自由程 載流子從源到漏運(yùn)動(dòng)需經(jīng)過(guò)多次散射 載流子運(yùn)動(dòng)速度用平均漂移速度表征 彈道輸運(yùn)MOSFET溝道長(zhǎng)度L 0 1 m 小于散射平均自由程 載流子從源到漏運(yùn)動(dòng)大部分沒(méi)有一次碰撞 彈道輸運(yùn) 高速器件 納米器件 85 6 6 2按比例縮小為什么要縮小MOSFET尺寸 提高集成度 同樣功能所需芯片面積更小提升功能 同樣面積可實(shí)現(xiàn)更多功能降低成本 單管成本降低改善性能 速度加快 單位功耗降低 若尺寸縮小30 則柵延遲減少30 工作頻率增加43 單位面積的晶體管數(shù)目加倍每次切換所需能量減少65 節(jié)省功耗50 86 完全按比例縮小 FullScaling 尺寸與電壓按同樣比例縮小電場(chǎng)強(qiáng)度保持不變最為理想 但難以實(shí)現(xiàn) 6 6 2按比例縮小縮小方式 恒壓按比例縮小 FixedVoltageScaling 尺寸按比例縮小 電壓保持不變電場(chǎng)強(qiáng)度隨尺寸的縮小而增加 強(qiáng)場(chǎng)效應(yīng)加重 一般化按比例縮小 GeneralScaling 尺寸和電場(chǎng)按不同的比例因子縮小迄今為止的實(shí)際做法 87 6 6 2按比例縮小完全按比例縮小 規(guī)則 88 6 6 2按比例縮小完全按比例縮小 結(jié)果 89 6 6 2按比例縮小完全按比例縮小 小結(jié) 90 6 6 3閾值電壓修正VT與L W的相關(guān)性 91 6 6 3閾值電壓修正VT隨L的變化 表面空間電荷短溝道效應(yīng) 92 6 6 3閾值電壓修正VT隨L的變化 L的計(jì)算 源 體結(jié)空間電荷區(qū)寬度 表面空間電荷區(qū)寬度 漏 體結(jié)空間電荷區(qū)寬度 源 漏pn結(jié)結(jié)深 93 若溝道長(zhǎng)度L短到與漏 源結(jié)深rj相當(dāng)時(shí) 閾值電壓VT與溝道長(zhǎng)度L有關(guān) 此時(shí)VT隨L的減少而減少 6 6 3閾值電壓修正VT隨L的變化 VT的計(jì)算 94 6 6 3閾值電壓修正VT隨W的變化 表面電荷窄溝道效應(yīng) 95 若溝道寬度W窄到與表面空間電荷區(qū)寬度xdT相當(dāng)時(shí) 閾值電壓VT與溝道寬度W有關(guān) 此時(shí)VT隨W的減少而增加 6 6 3閾值電壓修正VT隨W的變化 VT的計(jì)算 96 6 6 3閾值電壓修正離子注入調(diào)整VT 原理 p型半導(dǎo)體表面注入受主雜質(zhì)Na 如B 半導(dǎo)體表面凈摻雜濃度 表面更難以反型 VT 受主注入劑量 單位面積注入的離子數(shù) 注入前的閾值電壓 p型半導(dǎo)體表面注入施主雜質(zhì)Nd 如P 半導(dǎo)體表面凈摻雜濃度 表面更容易反型 VT 施主注入劑量 單位面積注入的離子數(shù) 注入前的閾值電壓 97 6 6 3閾值電壓修正離子注入調(diào)整VT 注入雜質(zhì)分布 1 Delta函數(shù)型分布 2 階躍函數(shù)型分布 3 高斯函數(shù)型分布 更接近實(shí)際情況 分析較復(fù)雜 平均注入摻雜濃度 注入前的摻雜濃度 平均注入摻雜濃度 注入前的摻雜濃度 注入深度 反型時(shí) xdTxI VT由DI決定 98 6 6 4擊穿特性MOSFET主要擊穿機(jī)構(gòu) 漏源擊穿BVDS 漏pn結(jié)擊穿 與VDS VGS均有關(guān) 柵源擊穿BVGS 柵氧化層擊穿 只與VGS有關(guān) 6 6 4擊穿特性柵 源介質(zhì)擊穿 擊穿現(xiàn)象VGS BVGS 氧化層電場(chǎng)強(qiáng)度Eox 臨界電場(chǎng)強(qiáng)度EB 0 5 1 x107V cm時(shí) 氧化層發(fā)生介電擊穿當(dāng)氧化層厚度50nm時(shí) BVGS 30V 若EB 6x106V cm 則要求工作電壓VGS 10V 安全余量為3 擊穿過(guò)程針孔 凹坑 空洞 崩塌電流I 溫度T 電流I 形成熱電正反饋擊穿場(chǎng)強(qiáng)的來(lái)源柵壓VGS Eox VGS tox柵感應(yīng)電荷QI Eox QI toxCox 6 6 4擊穿特性漏pn結(jié)擊穿 6 6 4擊穿特性溝道雪崩倍增效應(yīng) 發(fā)自S端的載流子 形成電流IS 受溝道電場(chǎng)的加速在D端附近發(fā)生雪崩倍增 產(chǎn)生的電子被漏極收集 加入ID 產(chǎn)生的空穴注入襯底 產(chǎn)生Isub 雪崩倍增形成條件 短溝道 L越短 溝道電場(chǎng)越強(qiáng)n溝道 空穴的碰撞電離率小于電子 產(chǎn)生雪崩倍增的臨界電場(chǎng)強(qiáng)度大于電子 6 6 4擊穿特性寄生晶體管效應(yīng) 6 6 4擊穿特性源漏穿通效應(yīng) 空間電荷區(qū)交接 勢(shì)壘消失了 漏電流增大 短溝道器件穿通特性曲線 6 6 4擊穿特性源漏穿通效應(yīng) 6 6 5小結(jié)1 MOSFET在弱反型區(qū)存在所謂 亞閾值電流 該電流與柵源電壓及漏源電壓呈指數(shù)關(guān)系 MOSFET在飽和區(qū)的有效溝道長(zhǎng)度隨漏源電壓的增加而增加 導(dǎo)致漏源電流略微增加 形成所謂 溝道長(zhǎng)度調(diào)制效應(yīng) 此效應(yīng)在短溝道和低摻雜襯底中才顯著 溝道遷移率隨溝道橫向電場(chǎng)和縱向電場(chǎng)的增加而下降 在強(qiáng)的橫向電場(chǎng)下 載流子在溝道中的漂移速度將會(huì)達(dá)到飽和 此時(shí)漏源電流與柵源電壓呈線性關(guān)系 6 6 5小結(jié)2 縮小MOSFET尺寸可以提高集成度和工作速度 器件尺寸與工作電壓按同樣比例縮小較為理想 但難以實(shí)現(xiàn) 在短溝道和窄溝道條件下 閾值電壓會(huì)隨溝道長(zhǎng)度和溝道寬度的變化而變化 在實(shí)際工藝中常采用離子注入來(lái)調(diào)整閾值電壓 柵源介質(zhì)擊穿和漏體pn結(jié)擊穿是MOSFET主要擊穿機(jī)構(gòu) 短溝道器件可能會(huì)出現(xiàn)溝道雪崩倍增 引發(fā)寄生晶體管效應(yīng)或熱電子效應(yīng)